EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
![]()
' ^3 P1 @' w# I! @$ z( n! B: i# ~; y& y3 `6 L% l* k
! B* z. R. I: w3 m& @XRAM是一种新的内存架构，旨在以具有竞争力的价格提供高密度和高性能RAM.XRAM使用先进的DRAM技术和自刷新架构来显着提高内存密度，性能并简化用户界面。7 H4 j- E7 x0 `
4 F' }2 r1 C6 A, ?( F+ d
XM8A51216V33A在功能上等效于异步SRAM，是一种高性能8Mbit CMOS存储器，组织为512K字乘16位和1024K字乘8位，支持异步SRAM存储器接口。星忆存储代理英尚微电子支持提供例程及产品应用解决方案等产品服务。. `. N4 h6 b9 ?( E# v3 {8 U
: l* U% H8 o/ g% N% k* B
特征
7 ~: e" a& w. B5 x•异步XRAM内存
; ^& B9 y) Y: ?2 ~9 ^4 j8 I•高速访问时间
, X' e* J ~0 b" P8 g- y m•tAA=10/12纳秒
W9 y, i2 p- h0 A•低有功功率) [6 h0 C. ?' w' s/ o' }. z
•ICC=80 mA时为55 mA6 G' }6 m! v5 c2 a3 p e) q, ~
•低CMOS待机电流
0 h1 c* P) ]" M7 d4 F+ N8 a, M0 D•ISB2=20 mA（典型值）
. o$ r3 b& _% m: s4 x•工作电压范围：2.2 V至3.6 V4 V- Z" ?$ ^+ c0 ~1 ]
•取消选择时自动掉电
6 ^; A" q6 ?# k: [ q1 R( @( m. l$ Y•TTL兼容的输入和输出$ O' f& }5 p- { k+ K& n1 j A4 @) G T4 p
•提供44引脚TSOP II，48引脚TSOP I封装和48焊球FBGA封装
0 q4 u% P+ U y, a% b( C5 `1 M ) Z i! R, G0 V
Y* x, H9 q" D; _6 @4 Q 44引脚TSOP II引脚排列 48引脚TSOP I引脚排列
m& X1 `; D' g! O, v6 |4 G & A" g: I+ {+ ^
6 r( A, E$ x& w6 M* u
要写入设备，请将芯片使能（CE）和写使能（WE）输入设为低电平。如果字节低使能（BLE）为低，则来自I / O引脚（DQ0至DQ7）的数据被写入地址引脚（A0至A18）上指定的位置。如果字节高使能（BHE）为低电平，则来自I / O引脚（DQ8至DQ15）的数据将写入地址引脚（A0至A18）上指定的位置。要从器件读取，请将芯片使能（CE）和输出使能（OE）设为低电平，同时将写入使能（WE）设为高电平。如果字节低使能（BLE）为低，则地址引脚指定的存储器位置中的数据将出现在DQ0至DQ7上。如果字节高使能（BHE）为低，则来自存储器的数据出现在DQ8到DQ15上。 R L1 Z8 U5 p
0 i* W! V/ X2 I$ b取消选择器件（CE），禁用输出（OE HIGH），禁用BHE和BLE（BHE，BLE HIGH）或以下操作时，输入或输出引脚（DQ0至DQ15）处于高阻抗状态写操作（CE和WE LOW）。突发模式引脚（MODE）定义突发序列的顺序。当置为高电平时，将选择交错的突发序列。当拉低时，选择线性突发序列。* Y) U9 g6 w) \- M; N2 \/ g) P
" g% l" v1 Z9 _. C8 `2 N2 {5 w+ t( b- i6 E9 Q3 t6 i5 i0 G
XM8A51216V33(8M).pdf
(719.73 KB, 下载次数: 0)
. O s8 F! e9 x
| 
/1 
发表于 2020-9-7 15:14
收藏
淘帖
支持！
反对！
楼主
发表于 2020-9-7 17:13