|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1 已确定优选工艺路线,所有器件已放置PCB板面。
: r" n, b! l! F: w. A( s% a3 \+ {3 r9 _+ ]% x
; j( K( V# }3 O# t 2 坐标原点为板框左、下延伸线交点,或者左下边插座的左下焊盘。. T1 R* R7 s. {4 j
" n. O+ p9 n/ \+ | B
% G+ {" R6 g* R8 n$ L 3 PCB实际尺寸、定位器件位置等与工艺结构要素图吻合,有限制器件高度要求的区域的器件布局满足结构要素图要求。
# Z7 X; T* ~, Z6 z0 j) c+ d; M# Q; [7 w h
* T4 d5 L: r6 r0 M' P0 Y9 T5 v3 [
4 拨码开关、复位器件,指示灯等位置合适,拉手条与其周围器件不产生位置干涉。
! [/ r9 ?& A5 v! d" J4 V9 p. l; y3 B3 [9 j1 m
; f7 J; D1 i% H+ z+ ~0 ?
5 板外框平滑弧度197mil,或者按结构尺寸图设计。) l4 G" p3 p( c7 ]
+ S. G# E/ T: [ v, P+ h6 J1 A$ |$ h7 @0 S' s1 }# C
6 普通板有200mil工艺边;背板左右两边留有工艺边大于400mil,上下两边留有工艺边大于680mil。 器件摆放与开窗位置不冲突。
, u8 J8 @4 P e$ V& n$ z& u2 }1 C2 N3 a7 h7 Y5 I' l+ i
. Z$ P f; m- y! r; q5 r 7 各种需加的附加孔(ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔)无遗漏,且设置正确。0 u9 l2 l- \& W) G
o4 @9 I y Q9 {
2 T8 S& Y) \9 J: w 8 过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。+ @1 n: b! B% V( o1 m. x9 z
9 j% F8 j, Z' F5 e
- I) s& d) [7 s% j, J 9 器件布局间距符合装配要求:表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。( t. ]: F' r" a- [$ I% H- d
5 d0 Z( E( {6 `9 k
( s3 Q4 Q& `. r 10 压接件在元件面距高于它的器件大于120mil,焊接面压接件贯通区域无任何器件。% @1 |7 j+ u" X
5 V1 i* H9 j" ?( g8 o. |
' L! W1 G2 [4 s S5 b r) s2 r4 [+ L 11 高器件之间无矮小器件,且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。- K( C7 E3 A3 A
% p- ~3 I, G4 ^$ |8 d( P+ J% w- {& }' A% X! t
12 极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。 Q- Q6 N3 _ b' W6 u: n
( ~% l+ x8 T* |# I: o* y7 Y; T1 I
13 所有器件有明确标识,没有P*,REF等不明确标识。% _1 m, |- j, e9 i" @. T1 M
4 v: a `+ L' c) I- j7 c' O; D' A
. f0 _$ i9 T' v. T/ h 14 含贴片器件的面有3个定位光标,呈"L"状放置。定位光标中心离板边缘距离大于240mil。- t: }# l, S j2 ?, K
8 d6 q! U( b8 y" x3 D4 s) E) I- G3 k
15 如需做拼板处理,布局考虑到便于拼版,便于PCB加工与装配。+ q/ X" y8 Z" ` A9 W, \
, C6 Y+ f, g0 Y3 |1 o
0 ?( K" M% f# G# m8 @8 x 16 有缺口的板边(异形边)应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空,一般为直径40mil,边缘距16mil。/ O5 U v( y8 c7 c2 }# \) A
1 `5 s4 p+ r: [- d) ]/ s' V! Z
. A l1 Z7 @9 T5 X8 \* j 17 用于调试的测试点在原理图中已增加,布局中位置摆放合适。
: g7 G0 R* D! L8 x
: d* ?- o" F7 f. b* K% i: h. k: u
布局的热设计要求18 发热元件及外壳裸露器件不紧邻导线和热敏元件,其他器件也应适当远离。
- a/ K# W" q& W' f. X% O
, y1 p5 g f9 Y* _8 L. k( a
3 F- q1 G P. b4 y6 }2 i" U 19 散热器放置考虑到对流问题,散热器投影区域内无高器件干涉,并用丝印在安装面做了范围标示。9 t5 d' G! q. U5 s, Y1 a$ w5 a
; W6 z$ l$ w* H! }* j
+ {- O( R5 t" ~- H5 s. O 20 布局考虑到散热通道的合理顺畅。
. Y+ [1 C& J% d0 G
: D( O+ u# m: [2 x2 x+ F5 \: ~- n K8 u1 q
21 电解电容适当离开高热器件。
" P! Z X/ g2 p$ ^2 P8 `7 y% z( n9 p/ k/ U- ?7 G
; G. {. K7 E4 a, ~* [/ M4 { 22 考虑到大功率器件和扣板下器件的散热问题。7 d& K$ W$ h! z$ p* ?. m
7 A. d& ?) {; L
4 L, d5 j! ?1 |# V 布局的信号完整性要求23 始端匹配靠近发端器件,终端匹配靠近接收端器件。
! I, K# S" \; |# v' o. N, k. j# g( m4 k% ^$ j9 D+ y. K9 J
$ Y, }+ `: c0 _. i
24 退耦电容靠近相关器件放置25 晶体、晶振及时钟驱动芯片等靠近相关器件放置。
( V8 Q2 ]9 Y- G: _9 f# u9 C! ]
8 L; G0 {! k! e; p% l( m* z+ a; A* `, H l& `+ h
26 高速与低速,数字与模拟按模块分开布局。) e( @" P% q6 T" W4 ^
/ O0 x& L. K( o" _- I
$ |: I7 F5 [6 I 27 根据分析仿真结果或已有经验确定总线的拓扑结构,确保满足系统要求。
! A% y- u; j; a! s0 m& ~9 F0 [6 X" M* y6 i) w: C
' G; G( ~$ q! E 28 若为改板设计,结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。, t/ L4 n& Z- b: `- O
% ^# X8 ^( |* _
3 d0 ^& A; D% D0 g( P
29 对同步时钟总线系统的布局满足时序要求。
- w: O0 V# M3 a' V& Z6 q7 D% X( {( j
# N7 t1 o$ Q2 Z& `* @# _
EMC要求30 电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。 有多个电感线圈时,方向垂直,不耦合。
$ G) q* f6 f+ @& R5 Q3 ]2 |8 N0 \4 z$ C6 } z8 B
* k- q8 A5 d) J8 n" L
31 为避免单板焊接面器件与相邻单板间发生电磁干扰,单板焊接面不放置敏感器件和强辐射器件。6 V% J9 P* \+ O" D0 H; n7 h1 P
- [# u3 @0 n* t4 d( b$ Y+ L& W0 b: d& P9 c2 I
32 接口器件靠近板边放置,已采取适当的EMC防护措施(如带屏蔽壳、电源地挖空等措施),提高设计的EMC能力。+ G3 w/ `! l# A( y2 E) X+ M. @, x
: x# Z! M- Z! k* W
H: n, N# M4 Y4 p* W% y 33 保护电路放在接口电路附近,遵循先防护后滤波原则。
0 }8 V+ _* n' K( t: f$ \( H& i2 ?* X4 \* }, H: r5 A
# G @. p' d/ P7 Q, V 34 发射功率很大或特别敏感的器件(例如晶振、晶体等)距屏蔽体、屏蔽罩外壳500mil以上。
, g, z; u6 g" o0 w* c
j- B! y3 Y% ], s/ g1 x6 X5 }5 d
35 复位开关的复位线附近放置了一个0.1uF电容,复位器件、复位信号远离其他强干扰器件、信号。
" L Z8 l. N2 Q& F1 E8 f; F- ?
. c# O/ E n, Z7 D
; L* G# m' D+ r- b5 V* I 层设置与电源地分割要求37 两信号层直接相邻时须定义垂直布线规则。
( x$ W$ i$ t( K6 v
4 G3 q0 e0 ?; W' l3 X @3 q8 G! o# }! I- Z% Q* b5 x
38 主电源层尽可能与其对应地层相邻,电源层满足20H规则。0 Q% q0 _2 E% g% A1 b* T& ^
, G, ^( ]( y# ~1 r! F* L4 I' n- T, F0 c) N/ T2 e" ~5 a! k
39 每个布线层有一个完整的参考平面。; q0 [4 e- p- h2 o
" m# t5 o! W7 R# Z; t- Q4 X# h% }! \1 w( S6 U" \# K/ Q: k
40 多层板层叠、芯材(CORE)对称,防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。
1 m, m2 S+ h: ?; @1 u# @9 l
4 K/ J3 R" A/ v+ t* ]9 Z$ _* [1 R3 M( r W0 \) C7 o. c" X" y' ]
41 板厚不超过4.5mm,对于板厚大于2.5mm(背板大于3mm)的应已经工艺人员确认PCB加工、装配、装备无问题,PC卡板厚为1.6mm。
9 O. n6 x+ Q. y+ C. k. s+ R
/ O% f5 \9 M8 L( J# S1 c% ~; ]
`& G- J& {' x9 p7 r+ W) t 42 过孔的厚径比大于10:1时得到PCB厂家确认。% i: B: r6 Q2 p; h$ r+ ?% v9 e
2 ?5 t" W) ~8 V. j
9 a2 J. A" P, O5 G5 N n 43 光模块的电源、地与其它电源、地分开,以减少干扰。( Z9 j- R# e; n0 ` U8 z" U
! U' g2 G. \& g4 I1 ~' E: v
- l$ I5 ^$ N9 ^
44 关键器件的电源、地处理满足要求。
% s; N' i8 n5 `% x! J+ J
# D6 N- m: Y& N; t! z+ n; n9 r0 J h0 g
: g7 p. j8 d8 r5 d2 |/ u3 b) O 45 有阻抗控制要求时,层设置参数满足要求。
# I8 y) }7 Z- Q" [( E( ]8 t# G8 a1 H6 p/ ~9 ^; `
n/ G' r" E. P) j0 W. V6 ~) F
电源模块要求46 电源部分的布局保证输入输出线的顺畅、不交叉。
8 j2 Y/ C6 I' p% w# q0 P" e$ i% c! H8 s. b, |) W
) e# W |7 e3 j! j 47 单板向扣板供电时,已在单板的电源出口及扣板的电源入口处,就近放置相应的滤波电路。- k/ m3 S8 }' ?% p2 }
: e! R) K4 |9 o# s* a, ~
( H& T0 { x/ R& U0 C 其他方面的要求48 布局考虑到总体走线的顺畅,主要数据流向合理。
/ f. p; }3 b4 @, h/ s
& C; K1 m5 J3 K2 M7 N# D$ X9 K) v/ l2 G: l8 `1 F5 e" W& ^
49 根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。9 K* f- b; X" G- b
3 {' a! _& v9 d4 R' [7 n/ `( i! b- O; ?, b) F3 l( ?+ w0 `
50 布局考虑到适当增大密集走线处的空间,以避免不能布通的情况。
! Q+ X* C7 U7 @. g3 V0 t% Q8 Q* K- a) J1 U2 X: v: I, `+ ?
. O2 f- O4 S3 D, i' r
51 如采取特殊材料、特殊器件(如0.5mmBGA等)、特殊工艺,已经充分考虑到到货期限、可加工性,且得到PCB厂家、工艺人员的确认。* v7 O" N% m# ?2 q6 ]: |) j/ {0 n
, p2 P0 F* s! r5 Z9 b% {. y Q$ X* G; L% w
52 扣板连接器的管脚对应关系已得到确认,以防止扣板连接器方向、方位搞反。( \7 J4 M9 R2 Q2 j& S k. A4 J7 n
2 v6 N& R: J2 C, `. h
6 }0 G! J0 Q+ |' O 53 如有ICT测试要求,布局时考虑到ICT测试点添加的可行性,以免布线阶段添加测试点困难。
$ [# w7 q. j6 M# |& d2 P; V
2 N2 i8 ?. ~& O+ M) ?5 y* @# U- K9 S0 z' h
54 含有高速光模块时,布局优先考虑光口收发电路。
`# T5 i; w$ |+ `! g5 J; g2 |5 M1 X' [% @: u; _5 ]0 D- f
+ d; M0 w2 e/ B
55 布局完成后已提供1:1装配图供项目人对照器件实体核对器件封装选择是否正确。
* ?& v" W# S2 l9 N$ h( ~: B3 T$ Y" X6 D
3 k) }3 |- }/ l6 B$ D
56 开窗处已考虑内层平面成内缩,并已设置合适的禁止布线区。
" o1 m& B2 Y! c# f2 j/ [ |
|