仿真时芯片内部的package长度如何加入？

冰妖石

加入IBIS模型进行仿真后，提取拓扑结构时，只看到了PCB板上的走线长度，但是芯片内部的package长度却没有提取出来，而IBIS模型里面也没有相关的长度设置，请问这个package length要怎么加入进去？谢谢！

; ]! O/ L6 x; @6 g; e' j7 ^. v

honejing

IBIS 芯片内部的package 是以等效 R,L,C的方式呈現，請查看 [Package ] section , 其中 R_pkg, Lpkg, C_pkg 的值即是。

gonethewind

冰妖石 发表于 2010-11-1 16:37

准确的仿真方法是要加入package模型的。有时候只能拍脑袋了。ibis模型里面有时候有package 的RLC，不过这个多半不够准。有些还狠离谱

冰妖石

非常感谢两位的回复。那是不是可以理解为软件会自动将其中 R_pkg, Lpkg, C_pkg 的值转换成延时，从而在IBIS里面有了R_pkg, Lpkg, C_pkg 的值后不需要再额外增加走线长度来确保因package长度产生的延时。

forevercgh

比较精确的pkg模型是需要添加bonding描述的。

冰妖石

pkg模型都不一定会有，bonding描述就更是......，做仿真太依赖模型了。跟实际结果又不能完全匹配，只是大体方向不会错。很让人感觉无力。刚开始学习仿真，没有见过实际的仿真报告是什么样子，不知版主能不能贡献一份参考下，这样对刚入行的人员很有帮助。

EdisonZheng

用IBIS模型搭建链路仿真是不需要考虑package内部走线的。
但很多情况下，测试发现接收端信号质量很差(探针点在芯片焊盘过孔处)，这是由于package内部的走线导致的，其实在DIE上信号质量很好。如果要分析这类问题，就需要添加内部走线，模拟测试情况。

shark4685

82571_SERDES_HSPICE_Kit_Usage_Doc_rev0p90.pdf (167.52 KB, 下载次数: 81)

2010-11-4 13:39 上传

点击文件名下载附件
下载积分: 威望 -5

82571_SERDES_HSPICE_Kit_Usage_Doc_rev0p90.pdf
* j3 t- Z* g" k
intel 仿真报告

冰妖石

非常感谢各位。搞个仿真要学的东东太多了，理论性太强了。针对各种仿真问题进行具体的分析让人感觉不知从何下手。辛苦下版主,是否能在论坛里面整理下相关的资料给广大入行的兄弟姐妹做个指明灯。

forevercgh

仿真的精度的确依赖于模型精度。
" Y/ M$ n) W5 J! k+ Z6 c' ?我们实际测试时只能测试到pin，如果 （1）package模型精度可信 （2）仿真和测试pin端信号一致性好。那么仿真中die的波形就可认为是真实的。

xooo

下载不了啊。

yujishen1211

forevercgh 发表于 2010-11-5 12:52
: W3 U0 s- E) {1 a9 Q5 h/ r' R仿真的精度的确依赖于模型精度。
  c0 B. Z, \% m* Y# J& I9 o我们实际测试时只能测试到pin，如果 （1）package模型精度可信 （2）仿真 ...

/ w% A' H1 q9 i( {' ^版主有没有什么材料说明pak模型载入的么，我在用cadence 和hyperlynx时没有发现如何载入pak模型。。

yuxuan51

# V2 {6 ]  Q# D7 R

yujishen1211 发表于 2011-11-24 13:35
# M5 N2 a+ b  S. `版主有没有什么材料说明pak模型载入的么，我在用cadence 和hyperlynx时没有发现如何载入pak模型。。

package模型调用得分仿真软件，有的是自动调用，有的要自己手动设置。candence应该会自动调用吧，仿真的波形名称带"i"的那个是die上的波形，不带"i"的那个是pin上的波形，要是实在不放心可以用hspice来调用buffer和package，可以选择性观察任意节点的电压波形。
: p6 l/ U$ K8 z3 V- z
$ G& k3 s# h: v不过话说回来普通IBIS模型里的一阶package参数确实很难准确的描述对信号的影响，只能做个定性的参考。