|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
做了一块modify的板子
, K& F* K; }3 R a0 [/ ~+ z+ h在PCB里面改了一下电阻电容的net，还改了一下封装，最后需要synchronize一下' q4 T6 R0 Q: l& ?# {1 Z
SCH是从99se过来的，有很多port s+ O! f) x) c
compiler project的时候，出现了很多duplicate的ERC
8 V! _6 n" z$ F5 nECO里面也是惨不忍睹，几乎要将所有的net都删完& f ?/ b: {% {. `" z+ l- B# R
网上查了下，觉得问题应该出在port上，更改所有port为net label, 所有一切都OK了
T+ Y' V7 w0 m& [- _$ H+ e6 O个人认为应该是port，net label的scope导致的这个问题8 J3 q3 F( K1 `5 }
当project有port的时候，AD默认port是在整个project有效的，相当于全局变量，net label只在某个或某几个sch里面有效，相当于局部变量* v7 ?; V' O% a9 g/ J
删除port以后，net label则在整个project都有效了/ k# B- q7 U. t% ?
个人觉得port,net label的作用范围是可以人工设置的吧，在哪里可以设置呢
6 u6 y1 F8 D+ z9 ^% l99se在导出网表的时候有相关的选项，可是AD里面找了半天没有找到，难道只能软件默认吗
6 ~) j( C; d* g1 h还有AD里面一个单独的PCB怎么导入netlist
G2 ]& v& B$ E( [* g谢谢
' p( A1 G+ u7 e/ H$ ?' A, I! K! l7 G/ f1 \
|
|
/1 
发表于 2010-10-21 23:58
收藏
淘帖
支持！
反对！