PCB工艺DFM技术要求综述

yoursilf

    DFM（Designformanufacturability）即面向制造的设计，它是并行工程的核心技术。设计与制造是产品生命周期中最重要的两个环节，并行工程就是在开始设计时就要考虑产品的可制造性和可装配性等因素。所以DFM又是并行工程中最重要的支持工具。它的关键是设计信息的工艺性分析、制造合理性评价和改进设计的建议。本文我们就将对PCB工艺中的DFM通用技术要求做简单介绍。

    一、一般要求

' C: ^" a0 U2 ?5 G% F0 M    1、本标准作为PCB设计的通用要求，规范PCB设计和制造，实现CAD与CAM的有效沟通。

# q( V# ^+ k3 N- p$ A  x' g    2、我司在文件处理时优先以设计图纸和文件作为生产依据。
% M- x/ `' P$ P) D4 H
6 b. i$ `5 i& e7 j0 E7 B! @    二、PCB材料

    1、基材
+ J, F% `1 K5 u( L
7 Y* h, `% y+ ?/ t% H% ^1 v9 q    PCB的基材一般采用环氧玻璃布覆铜板，即FR4。（含单面板）
; m- l! f( u+ p. d! {6 [* g
1 H- {" C( y. P$ U9 ?1 A$ B+ \4 z- I    2、铜箔

5 |$ @8 ?4 @0 n! _    a）99.9％以上的电解铜；

  ?8 c6 c0 B8 m% x% V    b）双层板成品表面铜箔厚度≥35?m（1OZ）；有特殊要求时，在图样或文件中指明。
: i# }$ e* B+ k! Q2 L7 S
    三、PCB结构、尺寸和公差
1 p7 m6 d9 I" V/ a- K
    1、结构
% u$ Z- Y0 @/ I" q# |* f4 W/ B
& ^& C" K6 P: c7 \& L, R! ?    a）构成PCB的各有关设计要素应在设计图样中描述。外型应统一用Mechanical1layer（优先）或Keepoutlayer表示。若在设计文件中同时使用，一般keepoutlayer用来屏蔽，不开孔，而用mechanical1表示成形。

$ V+ x; Z+ }5 J. G. n: ?: F/ Z    b）在设计图样中表示开长SLOT孔或镂空，用Mechanical1layer画出相应的形状即可。
0 N4 d6 v# k6 `9 v
    2、板厚公差

# r. B4 _5 L& Q0 @9 u) t  y; }' [    3、外形尺寸公差
  E/ s7 v$ h  I  B
    PCB外形尺寸应符合设计图样的规定。当图样没有规定时，外形尺寸公差为±0.2mm。（V-CUT产品除外）

2 c7 K$ R. v# I& U3 {% s, }  s    4、平面度（翘曲度）公差
; S% e+ M* Q9 J
' p7 D: h- H1 L$ n    PCB的平面度应符合设计图样的规定。当图样没有规定时，按以下执行

    四、印制导线和焊盘
6 ^, H5 V" |- {; M* g( ~
    1、布局

    a)印制导线和焊盘的布局、线宽和线距等原则上按设计图样的规定。但我司会有以下处理：适当根据工艺要求对线宽、PAD环宽进行补偿，单面板一般我司将尽量加大PAD，以加强客户焊接的可靠性。

    b)当设计线间距达不到工艺要求时（太密可能影响到性能、可制造性时），我司根据制前设计规范适当调整。

' G# C4 g( Q0 ~0 i* H' N    c)原则上建议客户设计单双面板时，导通孔（VIA）内径设置在0.3mm以上，外径设置在0.7mm以上，线间距设计为8mil，线宽设计为8mil以上。以最大程度的降低生产周期，减少制造难度。

, \8 d3 i' B% p& z9 ]    d)我司最小钻孔刀具为0.3，其成品孔约为0.15mm。最小线间距为6mil。最细线宽为6mil。（但制造周期较长、成本较高）

    2、导线宽度公差
- `3 Q/ f- c) e( T% }; }, f' L
    印制导线的宽度公差内控标准为±15%
5 v( j& r7 i( p- G/ a5 ~7 F4 s
4 n1 s5 s- V" M8 g+ U" C0 c    3、网格的处理
" C' W+ [; k4 ]: G# {
5 F  d2 m$ s9 o+ f, t: d# g6 S    a)为了避免波峰焊接时铜面起泡和受热后因热应力作用PCB板弯曲，大铜面上建议铺设成网格形式。
* B4 S. Y, a% t8 L, O
    b)其网格间距≥10mil(不低于8mil)，网格线宽≥10mil（不低于8mil）。

    4、隔热盘（Thermalpad）的处理

: V2 O- z- e/ v+ G) }& s, p    在大面积的接地（电）中，常有元器件的腿与其连接，对连接腿的处理兼顾电气性能与工艺需要，做成十字花焊盘（隔热盘），可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。
3 z0 G/ V% w' B- L3 w! Z3 \
- M) [2 v+ D+ ^" ]6 }" g: ~    五、孔径（HOLE）

; q6 l3 b  F/ V. N0 C7 {    1、金属化（PHT）与非金属化（NPTH）的界定

    a)我司默认以下方式为非金属化孔：

3 E# Z! q7 O) r$ p& l    当客户在protel99se高级属性中（Advanced菜单中将plated项勾去除）设置了安装孔非金属化属性，我司默认为非金属化孔。

# |3 v7 s( @; l! m% }    当客户在设计文件中直接用keepoutlayer或mechanical1层圆弧表示打孔（没有再单独放孔），我司默认为非金属化孔。
/ p& ~# }+ q1 N3 h+ ~! i
( x# }' _8 Z( W( Y# m) a5 n* P  m5 e    当客户在孔附近放置NPTH字样，我司默认为此孔非金属化。
: I  d2 w- M" G$ L: Q$ ~
    当客户在设计通知单中明确要求相应的孔径非金属化（NPTH），则按客户要求处理。
, D* f% E" P  A/ f0 s& U" d) b
    b)除以上情况外的元件孔、安装孔、导通孔等均应金属化。
, z6 C% P7 E( E1 a
- S: L8 l  g0 q$ V    2、孔径尺寸及公差

+ r5 E5 \0 E2 _4 i2 u+ F2 m    a)设计图样中的PCB元件孔、安装孔默认为最终的成品孔径尺寸。其孔径公差一般为±3mil（0.08mm）；
  ]  S5 I% K4 R! G8 a4 Z
; H- f5 i' B8 s% R3 Z    b)导通孔（即VIA孔）我司一般控制为：负公差无要求，正公差控制在+3mil（0.08mm）以内。

    3、厚度

7 O* k. O$ v! k    金属化孔的镀铜层的平均厚度一般不小于20?m，最薄处不小于18?m。

( x, _& r& h( y9 I    4、孔壁粗糙度

3 T3 P, j) [$ D    PTH孔壁粗糙度一般控制在≤32um

  R2 I3 M* [* U( o7 y4 B7 A* w2 A* U    5、PIN孔问题
3 c: i( X2 e" F# P
    a)我司数控铣床定位针最小为0.9mm，且定位的三个PIN孔应呈三角形。

5 z- J( d, r8 `& I+ b& R5 U    b)当客户无特殊要求，设计文件中孔径均＜0.9mm时，我司将在板中空白无线路处或大铜面上合适位置加PIN孔。

    6、SLOT孔(槽孔)的设计

# o2 Y4 W9 j" @    a)建议SLOT孔用Mechanical1layer（Keepoutlayer）画出其形状即可；也可以用连孔表示，但连孔应大小一致，且孔中心在同一条水平线上。

    b)我司最小的槽刀为0.65mm。

8 ^  S( `  c7 L# h    c)当开SLOT孔用来屏蔽，避免高低压之间爬电时，建议其直径在1.2mm以上，以方便加工。

    六、阻焊层

    1、涂敷部位和缺陷

1 j6 m4 b6 M  q2 K" b    a)除焊盘、MARK点、测试点等之外的PCB表面，均应涂敷阻焊层。

    b)若客户用FILL或TRACK表示的盘，则必须在阻焊层（Soldermask）层画出相应大小的图形，以表示该处上锡。（我司强烈建议设计前不用非PAD形式表示盘）

% Z. `# Y8 w  |+ D# F    c)若需要在大铜皮上散热或在线条上喷锡，则也必须用阻焊层（Soldermask）层画出相应大小的图形，以表示该处上锡。

5 w" B$ D$ C6 x0 E0 \0 e0 V& n    2、附着力
  b3 t& U* e) b( m2 [8 A/ k- n% R
    阻焊层的附着力按美国IPC-A-600F的2级要求。

    3、厚度

3 d% p% @0 e+ E+ R, {, u9 m    阻焊层的厚度符合下表:
' E: U$ l" g- ^3 F2 A) W
    七、字符和蚀刻标记
6 C  e  f& R' T9 e  C, M
    1、基本要求

) h; N) Q# s4 E    a)PCB的字符一般应该按字高30mil、字宽5mil、字符间距4mil以上设计，以免影响文字的可辨性。

. y9 \4 q" O: i/ U) V+ w+ Y# q/ T    b)蚀刻（金属）字符不应与导线桥接，并确保足够的电气间隙。一般设计按字高30mil、字宽7mil以上设计。

) h7 v2 D# C) I2 Q    c)客户字符无明确要求时，我司一般会根据我司的工艺要求，对字符的搭配比例作适当调整。

% h5 }* k7 B& M" X  N  a& F; F+ _    d)当客户无明确规定时，我司会在板中丝印层适当位置根据我司工艺要求加印我司商标、料号及周期。
# P1 b' D, e) f( X( N5 l
    2、文字上PAD\SMT的处理

    盘(PAD)上不能有丝印层标识，以避免虚焊。当客户有设计上PAD\SMT时，我司将作适当移动处理，其原则是不影响其标识与器件的对应性。
( w3 r4 j" p9 J: I- Y
- a3 ]5 o4 X) h" O9 t" [    八、层的概念及MARK点的处理层的设计
5 A: Q' s! E3 N' G
; ?/ ?! D6 s$ p5 _8 }    1、双面板我司默认以顶层（即Toplayer）为正视面，topoverlay丝印层字符为正。
! e  W0 h  [3 h9 q+ G
( J  H: U" ~% J( q( t! o5 _0 O4 b    2、单面板以顶层（Toplayer）画线路层（Signallayer）,则表示该层线路为正视面。
9 }$ ^" G3 Y* q" f
    3、单面板以底层（Toplayer）画线路层（Signallayer），则表示该层线路为透视面。

; k+ L9 ?7 @/ d9 z2 z6 x, Q    MARK点的设计

    4、当客户为拼板文件有表面贴片（SMT）需用Mark点定位时，须放好MARK，为圆形直径1.0mm。

    5、当客户无特殊要求时，我司在Solder1.5mm的圆弧来表示无阻焊剂，以增强可识别性。FMask层放置一个

, M% ~' ?4 L9 R1 N/ c- [    6、当客户为拼板文件有表面贴片有工艺边未放MARK时，我司一般在工艺边对角正中位置各加一个MARK点；当客户为拼板文件有表面贴片无工艺边时，一般需与客户沟通是否需要添加MARK。

9 F( u  X" \3 m4 ?    九、关于V-CUT(割V型槽)

9 t( V  b9 O& j' Z# a( _+ I    1、V割的拼板板与板相连处不留间隙.但要注意导体与V割中心线的距离。一般情况下V-CUT线两边的导体间距应在0.5mm以上，也就是说单块板中导体距板边应在0.25mm以上。
6 w- y+ `/ K; i9 ~$ o9 {( \
    2、V-CUT线的表示方法为：一般外形为keepoutlayer(Mech1)层表示，则板中需V割的地方只需用keepoutlayer(Mech1)层画出并最好在板连接处标示V-CUT字样。

    3、一般V割后残留的深度为1/3板厚，另根据客户的残厚要求可适当调整。
* X2 [: J+ w/ {; O6 I; }5 O0 Q1 l
    4、V割产品掰开后由于玻璃纤维丝有被拉松的现象，尺寸会略有超差,个别产品会偏大0.5mm以上。
* w' F7 f9 i% V( l; X
    5、V-CUT刀只能走直线，不能走曲线和折线；且可拉线板厚一般在0.8mm以上。
" t9 \5 e* N' W1 C3 f% R& E2 ]! t" F
    十、表面处理工艺
9 m  a1 [; ?9 ?: m
. `; Z$ @7 u+ t    当客户无特别要求时，我司表面处理默认采用热风整平（HAL）的方式。（即喷锡：63锡/37铅）

5 ]' u* F! H; p# D1 g' l    以上DFM通用技术要求（单双面板部分）为我司客户在设计PCB文件时的参考，并希望能就以上方面达成某种一致，以更好的实现CAD与CAM的沟通，更好的实现可制造性设计（DFM）的共同目标，更好的缩短产品制造周期，降低生产成本。
6 S( F0 l/ h# T, R& }! q. ]  u# V
2 [" z" C  M; ]1 U    十一、结束语
; ]/ I8 l/ n0 M
    以上DFM通用技术要求（单双面板部分）仅为世纪芯为客户在设计PCB文件时的提供的参考，并希望能就以上方面相互协商调和，以更好的实现CAD与CAM的沟通，更好的实现可制造性设计（DFM）的共同目标，缩短产品制造周期，降低生产成本。
3 n# N! h+ G* y9 W, ]3 J5 F

starskyuu

我们把板厂反馈的工程问题称之为DFM

chenliqun

starskyuu 发表于 2020-8-11 15:26
我们把板厂反馈的工程问题称之为DFM

, ]4 b, Z+ M1 Q+ `: C# S+ `( Y$ |板厂回复的工程问题不是叫EQ？
! V, r, Z4 k) g1 I( N