|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
SiP的设计与仿真流程的主要内容如下图所示:2 V. A$ S `7 I- Q6 Y4 B
(1)设计准备
- h2 z" V% [) X: Z6 d0 d' }1 a1 Y/ u# t' A9 s7 U9 ?, C( P
设计准备的工作主要包括:① 各种资料的收集,裸芯片相关资料,管脚定义,物理尺寸,能否采购获取等。② 封装类型的确定,是采用BGA封装还是其他封装形式;封装尺寸的确定;封装管脚间距、管脚数目的确定。③ 采用自定义管脚排列方式还是采用标准的封装,或者和别人曾经用过的封装管脚兼容,以便于后期的组装和测试。④ 封装工艺和材料的选择,根据其应用的领域选择塑封、陶瓷封装或者金属封装奥。0 D+ d3 B+ l9 M9 V% X
7 `6 H- H5 e5 i(2)建库及库管理* I1 k0 p$ N2 [
' E* ]* ^5 j: J4 O: _2 L
建库及库管理主要包括原理图符号库、IC裸芯片库、BGA封装库、Part库以及仿真模型库等肯。
9 q, y, d) C; K9 H( ?+ B( J3 |2 C3 X
. q. Y0 \' Z" _! A(3)原理图设计
3 N8 f1 [* \! R2 t
' S) `9 _* k1 ~# c. D原理图设计包括原理图输入,射频原理图设计以及原理图协同设计思等。
/ V& k3 I; Z' Z5 e- c% Y
+ o5 \# J6 B2 T6 f6 t- q0 I(4)设计前仿真" o5 E) T9 i/ N
. f7 h: s+ v1 @. z8 E+ @3 l' z- A, d设计前仿真可和原理图设计同步进行,通过“What if”分析,确定设计层叠结构、关键信号的网络拓扑结构、阻抗匹配,以及电源平面的分割、电容种类及型号选择等。对模拟电路或者数模混合电路,可进行电路的功能仿真。
- g, Z, ^- c. G# k$ i& i, W) Z7 Y$ r1 h( n2 P+ \
(5)工艺选择& v8 E2 D' c0 n" e" X/ f1 F. m" G
, W4 H1 s S6 F X
工艺选择主要是为了确定SiP采用哪种工艺的封装形式,如Wire Bonding、FlipChip、TAB、TSV等。基板上是否要挖腔体,采用单面腔体还是基板顶层/底层双面腔体,以及腔体的深度等,同时也要考虑是否要做芯片堆叠Stacked Dies,基板的层数和需要采用的层叠结构等通常在这一步也要定下来。9 [8 E! W( l7 m8 J3 l* E% }3 I
1 a1 L& ^6 c* o' j9 T* P
(6)进入版图设计环境
! ~. T* c2 s% e1 U v3 t
4 m- Q+ J; k. x1 F7 i通过打包Package功能,以及前向标注等手段将原理图的连接关系、规则定义等传输到版图环境,同时自动调用中心库的相关 Cell放到版图设计环境中。
4 _3 _' S% a7 E: Y
- _2 d! ~7 t) Z: U- i(7)层叠设置2 }6 H0 M, B0 [& N+ a2 v
% e3 W/ V* Y3 c6 _' R) q6 [" r根据工艺的选择及设计的复杂程度进行层叠结构的设置,包括层数以及层叠结构的选择,是采用1+N+1、2+N+2、m+N+m或者ALIVH等层叠结构。
# Y, ?" _# b8 f5 Z4 ~7 W" h" f/ c& y |0 }/ Z6 f, Y
(8)约束规则设置 [! O! E' b# J5 c) U8 j8 k% F0 p
. S( l/ c& P) N7 v; _7 |主要包括网络分类,结构约束规则、间距约束规则、电气约束规则,高速网络约束、差分对约束等。
* x2 r2 ?! _! K) r \
) U. L6 s G) D(9)器件布局& k& q/ ~" u2 Z5 `. h+ I
7 ~4 }4 q& ?5 b4 ~0 o# O1 n主要确定裸芯片的摆放位置。如果芯片需要放置到腔体里,则需要确定腔体的深度以及是单级还是多级腔体,腔体形状的绘制等。
. k$ M! w4 e1 P2 z( O( ^8 J3 B% R3 x* F# T
(10)引线键合、布线和敷铜
% I2 L0 j+ Q3 Q* L5 e, p4 T: `3 w# E% G' m6 B! G* I
主要确定键合线的键合方式,是单层键合线还是多层键合线,键合线的模型选择,电源环的设置;选择交互式手工布线或自动布线,电源平面层分割,射频电路设计,埋阻埋容的自动综合等。这一步工作量比较大。6 k+ ?: e. C: }
7 }( e: L) |6 i$ Y+ c% V
(11)版图设计检查; x- }2 o- G' E6 x2 ], g, f ^
# E* a3 z0 |: W) I5 I( L. B- p! k
通过检查可发现版图设计中的DRC错误并进行修正,确保设计功能的正确性。
* n- j5 a3 x, H5 J \% Z9 Z ~1 h+ a3 S1 H# k
(12)设计后仿真
% J% S2 e$ I5 Q0 v% Q3 T) x2 C. V# G* `+ J; k B8 q
设计后仿真可通过专用接口导出到仿真工具,进行信号完整性、电源完整性及电磁兼容方面的仿真和分析。5 @! j) n. r/ P1 a
+ _3 t# T2 n: `9 @$ ?4 v/ G. J
(13)设计热分析
5 m6 Z7 Z' }: ~/ ]3 m
& ?; _ F, R! k可通过专用接口导入热分析工具。通过热分析,可解决SiP工作中由于芯片功耗过大而发生的过热问题,确保产品的稳定性和可靠性。1 C) p8 N" Z/ W# C3 x9 T
' G) K. L" g& I' X9 q$ B( q5 Q
(14)后处理及生产文件9 u: g' D- P4 A4 p6 ~# @
- v1 |8 O2 n: g/ F4 i包括Gerber及钻孔文件的生成,BOM、DXF、IDF、GDSII、ODB++等格式的输出。0 f+ }4 G$ F* x* J" J) Q
7 P& u" t5 ?- j2 `+ g% N/ ^
(15)电子结构一体化设计: W7 `. h2 J4 |7 w9 e& q0 h
7 j0 {5 M( n7 g; A! p电子结构一体化主要包括电子和结构的协同。因为EDA工具主要完成的是SiP内部的东西,包括基板和芯片组装、键合等。而SiP的外壳等数据通常需要通过结构设计软件来确定,如陶瓷封装的金属框架、盖板、塑封的模封,金属封装的外壳等。. W2 a9 H) \* J6 Q* g, [
: o f# H/ L% c5 d$ \(16)设计结束
* c1 k3 Z0 [9 G5 o% h' [4 P( c V, Z- |
2 }# z! a+ b g% Y' ]所有上面的流程走完之后,SiP设计结束,即可进入生产阶段。
( O' ]6 u+ p: z0 U- @+ R K" |
& j" `' Y) b% _$ n& K6 X f0 j$ S* ]详细设计方法,可参考《SiP系统级封装设计与仿真》一书的相关章节。8 h. K1 {1 H6 k/ s, z
|
|