找回密码
 注册
关于网站域名变更的通知
查看: 34206|回复: 282
打印 上一主题 下一主题

DDR的基本概念——ODT、ZQ校准、OCD...

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-7-27 08:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 jacky401 于 2020-10-9 10:11 编辑 # b/ I! o$ L7 D# k2 D: }' ^0 G: }" S

+ {9 S9 r+ R/ R9 x
目录
1、ODT ( On Die Termination,片内终结)7 B* f9 K+ h8 Z6 d& |
2、ZQ 校准
3、重置(Reset)
4、外驱动调校 OCD ( Off Chip Driver )
5、VREFCA & VREFDQ
1 |- U5 T0 t+ t/ W9 Q3 w$ P
6、Data Mask (DM)
7、终端数据选通 Termination Data Strobe (TDQS)

( H4 ^) B9 S5 X  u* ?
& r# r5 P9 C+ v& M% R# s8 S

7 i* ?% v$ r0 W' v% k
DDR的基本概念——ODT、ZQ校准、OCD...
& r9 ^, t6 u+ S  ?
1、ODT ( On-DieTermination ,片内终结)3 I' y) \5 A! ~8 [4 j/ k7 F
  ODT 也是 DDR2 相对于 DDR1 的关键技术突破,所谓的终结(端接),就是让信号被电路的终端吸收掉,而不会在电路上形成反射, 造成对后面信号的影响。 顾名思义, ODT 就是将端接电阻移植到了芯片内部,主板上不再有端接电路。在进入DDR 时代, DDR 内存对工作环境提出更高的要求,如果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象, 就会对后面信号的影响造成运算出错。因此目前支持DDR主板都是通过采用终结电阻来解决这个问题。 由于每根数据线至少需要一个终结电阻, 这意味着每块DDR 主板需要大量的终结电阻, 这也无形中增加了主板的生产成本 ,而且由于不同的内存模组对终结电阻的要求不可能完全一样,也造成了所谓的“内存兼容性问题”。

" r1 o; w/ Z: y9 M: Z& R
图1 片内与片外终结电阻差异

; w3 i, _' u3 x- \. M0 T" \
  而在DDR2 中加入了 ODT功能,当在DRAM 模组工作时把终结电阻器关掉, 而对于不工作的 DRAM 模组则进行终结操作,起到减少信号反射的作用,如下图2所示。ODT 的功能与禁止由主控芯片控制,在开机进行 EMRS(扩展模式寄存器) 时进行设置, ODT 所终结的信号包括 DQS 、DQS# 、DQ 、DM 等。这样可以产生更干净的信号品质,从而产生更高的内存时钟频率速度。而将终结电阻设计在内存芯片之上还可以简化主板的设计,降低了主板的成本, 而且终结电阻器可以和内存颗粒的“特性”相符, 从而减少内存与主板的兼容问题的出现。

5 z7 g# K+ g9 w% k9 o: J
FPGA                                   DDRx
图2 0DT端接示意图

! P4 N3 h2 p1 X" k% F- _) D( O

  在DDR3 SDRAM中,ODT功能主要应用于:

  ——DQ, DQS, DQS# and DM for x4 configuration

图3 2Gb x4 DDR3 SDRAM 功能框图及ODT

$ h- E7 q& V5 O- Q& {6 t* f

  ——DQ, DQS, DQS#, DM, TDQS and TDQS# for X8 configuration

图4 2Gb x8 DDR3 SDRAM 功能框图及ODT
5 G; P. \8 w0 t3 i3 o

  ——DQU, DQL, DQSU, DQSU#, DQSL, DQSL#, DMU and DML for X16 configuration

图5 2Gb x16 DDR3 SDRAM 功能框图及ODT
3 L( b% ?+ ^8 L0 `! G- r
2 ]" H' @5 a/ D. t7 \2 ]
游客,如果您要查看本帖隐藏内容请回复

+ M5 U7 D0 j& t0 A  U. E, w
4 v7 X2 |+ r2 U: P, e4 j
  • TA的每日心情
    开心
    2020-8-4 15:07
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
    发表于 2020-7-27 08:49 | 只看该作者
    ODT 也是 DDR2 相对于 DDR1 的关键技术突破,所谓的终结(端接),就是让信号被电路的终端吸收掉,而不会在电路上形成反射, 造成对后面信号的影响。 顾名思义, ODT 就是将端接电阻移植到了芯片内部,主板上不再有端接电路。在进入DDR 时代, DDR 内存对工作环境提出更高的要求,如果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象, 就会对后面信号的影响造成运算出错。因此目前支持DDR主板都是通过采用终结电阻来解决这个问题。 由于每根数据线至少需要一个终结电阻, 这意味着每块DDR 主板需要大量的终结电阻, 这也无形中增加了主板的生产成本 ,而且由于不同的内存模组对终结电阻的要求不可能完全一样,也造成了所谓的“内存兼容性问题”。
  • TA的每日心情
    开心
    2020-12-12 15:17
  • 签到天数: 80 天

    [LV.6]常住居民II

    5#
    发表于 2020-7-27 09:03 | 只看该作者
    看下,谢谢分享
  • TA的每日心情
    奋斗
    2022-5-12 15:53
  • 签到天数: 259 天

    [LV.8]以坛为家I

    6#
    发表于 2020-7-27 09:16 | 只看该作者
    xuo习xuo习xuo习xuo习
  • TA的每日心情
    难过
    2024-8-8 15:33
  • 签到天数: 685 天

    [LV.9]以坛为家II

    7#
    发表于 2020-7-27 09:20 | 只看该作者
    多谢分享,学习下
  • TA的每日心情
    奋斗
    2023-6-14 15:35
  • 签到天数: 7 天

    [LV.3]偶尔看看II

    8#
    发表于 2020-7-27 09:22 | 只看该作者
    谢谢分享,学习了

    该用户从未签到

    9#
    发表于 2020-7-27 09:24 | 只看该作者
    学习,好资料,谢谢分享
  • TA的每日心情
    擦汗
    2022-3-7 15:11
  • 签到天数: 334 天

    [LV.8]以坛为家I

    10#
    发表于 2020-7-27 09:26 | 只看该作者
    好资料,谢谢分享

    该用户从未签到

    11#
    发表于 2020-7-27 09:28 | 只看该作者
    谢谢分享,学习学习
    * U) k( u- l6 W! d9 Z0 |+ `5 J/ B  l+ H- U; p4 y! Z
  • TA的每日心情
    无聊
    2020-8-23 15:35
  • 签到天数: 7 天

    [LV.3]偶尔看看II

    12#
    发表于 2020-7-27 09:50 | 只看该作者
    感谢楼主分享
      k$ a- I+ t( U3 b8 u: E

    该用户从未签到

    13#
    发表于 2020-7-27 09:51 | 只看该作者
    个别图很清
  • TA的每日心情
    奋斗
    2020-6-1 15:54
  • 签到天数: 1 天

    [LV.1]初来乍到

    14#
    发表于 2020-7-27 09:53 | 只看该作者
    谢谢楼主分享- j2 M' Q. `8 Q+ F/ E9 w& c) s
  • TA的每日心情

    2023-2-15 15:24
  • 签到天数: 211 天

    [LV.7]常住居民III

    15#
    发表于 2020-7-27 10:25 | 只看该作者
    满满的干货,学习
  • TA的每日心情
    开心
    2023-7-4 15:39
  • 签到天数: 528 天

    [LV.9]以坛为家II

    16#
    发表于 2020-7-27 10:44 | 只看该作者
    多谢分享,学习学习
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-18 14:49 , Processed in 0.156250 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表