找回密码
 注册
查看: 959|回复: 8
打印 上一主题 下一主题

抽空做的一个485切换电路,希望大家指正

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-7-1 21:53 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
原理图导出来三张PDF。也不知道为什么,17.2的版本一次只能导出一张原理图。
+ z& x1 l/ V4 Y, U压缩文件是原理图工程文件和PCB。有兴趣的同学可以一起学习  Y4 a  Z8 G& b4 Y* S. C0 J

MCU.pdf

118.04 KB, 下载次数: 6, 下载积分: 威望 -5

RS485PART1.pdf

112.28 KB, 下载次数: 4, 下载积分: 威望 -5

RS485PART2.pdf

112.18 KB, 下载次数: 3, 下载积分: 威望 -5

RS485SW.zip

222.89 KB, 下载次数: 2, 下载积分: 威望 -5

  • TA的每日心情
    奋斗
    2020-4-9 15:05
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    推荐
    发表于 2020-7-3 09:20 | 只看该作者
    如果8路485总线不是同时使用,而且是主机轮询从机的方式(从机未被查询则不会主动占用总线),那么我觉得设计还可以更简单一些。8个485驱动芯片的TXD都接在一起,RXD也接在一起,不通过4066开关矩阵。而8个485芯片的DE(/RE)则分别控制(利用U2 4051的8路输出)。这样主机要在某个总线上发送数据时,就使能某路DE,使得对应的那个485芯片进入发射状态,而其他的485芯片仍保持在接收状态(但因为没有他们的总线上主机没有发射查询,所以不会接收到从机的发射数据,也就不会干扰到通讯中的那路RXD)。
    : P+ ]) n$ Y) b; d6 t2 A2 T当然,如果系统中的从机会随意上报的话,这就不行了,因为RXD上无法区分是哪个485芯片接收到的数据了。不过,一般的485系统设计都是基于主机轮询从机的架构来设计的。
  • TA的每日心情
    奋斗
    2020-4-9 15:05
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    推荐
    发表于 2020-7-2 09:25 | 只看该作者
    1,ADM2483的RXD最好加一个上拉电阻,避免发射状态接收器处于高阻态输出时,没有上拉的话状态不确定。2,ADM2483虽然其本身的设计可以不需要AB线加偏置(因为其不定态范围是-30mV~-200mV而不是普通485规范要求的+200mV~-200mV),但是,除非你能保证挂在同个总线上所有的485芯片都有这个功能,否则最好还是给AB线加偏置电压(A上拉,B下拉)以确保idle状态时A-B>200mV,这样总线上的器件兼容性会好一些。
    3 T4 F0 N! U, C9 y. a
      y2 K$ c/ [3 f- y

    该用户从未签到

    2#
    发表于 2020-7-2 08:22 | 只看该作者
    :):):):):):)

    该用户从未签到

    4#
    发表于 2020-7-2 12:59 | 只看该作者
    可以直接貼圖嗎?沒有威望了??thx
  • TA的每日心情
    奋斗
    2020-4-9 15:05
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    5#
    发表于 2020-7-2 13:36 | 只看该作者
    8 o( b, a$ A! s# {, F

    该用户从未签到

    7#
     楼主| 发表于 2020-7-7 13:14 | 只看该作者
    topwon 发表于 2020-07-03 09:20:29
    0 S& K* A# t% p0 |, S9 j如果8路485总线不是同时使用,而且是主机轮询从机的方式(从机未被查询则不会主动占用总线),那么我觉得设计还可以更简单一些。8个485驱动芯片的TXD都接在一起,RXD也接在一起,不通过4066开关矩阵。而8个485芯片的DE(/RE)则分别控制(利用U2 4051的8路输出)。这样主机要在某个总线上发送数据时,就使能某路DE,使得对应的那个485芯片进入发射状态,而其他的485芯片仍保持在接收状态(但因为没有他们的总线上主机没有发射查询,所以不会接收到从机的发射数据,也就不会干扰到通讯中的那路RXD)。1 O! P; }  H9 }
    当然,如果系统中的从机会随意上报的话,这就不行了,因为RXD上无法区分是哪个485芯片接收到的数据了。不过,一般的485系统设计都是基于主机轮询从机的架构来设计的。

    8 h6 g" n6 {  g
    0 `; O+ E  w, r, l: S/ q谢谢,受教了. I* W+ }1 t2 B0 G; {& U- l

    “来自电巢APP”

  • TA的每日心情
    开心
    2020-9-9 15:51
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    8#
    发表于 2020-7-22 09:27 | 只看该作者
    2483的使能脚加个下拉电阻,确保不用的2483始终处于读状态,总线a,b段要分别加上下拉电阻,稳定性好一些,因为485是差分信号,同时a,b测可串联22欧电阻,起到限流作用,如果对静电有要求,还可以加tvs管

    “来自电巢APP”

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-23 17:54 , Processed in 0.062500 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表