SiP面临的封装和测试挑战

STM

  SiP产品中，如果集成多个射频芯片的话，其EMI问题可能会变得更加难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法，可以在封装前加一层EMI屏蔽罩。
$ B! ~3 P, Z( H$ m0 ]5 G; a

         

; W% o5 h! \7 K  [, e2 i

         

        图5：矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案。

        他同时介绍了不用应用场景所使用的SiP形式和发展趋势，比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式；边缘AI和设备常使用PoP和FC-ETS封装形式。
* O; M+ D. M- J0 c* }" i

         

( I( ~# o# @5 X* b' F: m9 C2 y

         

( h8 p. K4 Z- e! c' z8 Q2 I

        图6：AI新品的封装技术。

        高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。
+ u: K  E. P# A& L9 ?

         

+ w7 \0 K8 y9 j

         

8 w3 }% F: W. a/ J

        图7：3D SiP技术的发展趋势。

$ g5 D  E  q! U+ ]2 j        而SiP的测试挑战是显而易见的，因为系统复杂度和封装集成度都增加了，而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢？NI给出的解决方案是增加中间段测试。
& w/ Q$ h, r5 q$ y$ v: P        SiP与SoC测试流程中都包含晶圆代工（Foundry）与委外封测代工(OSAT)，主要区别体现在OSAT段。在SiP测试的OSAT段测试中，基板（Substrate）、裸片（die）、封装等的测试会有不同的供应商来做，为了整个流程的质量控制，还会有不同的中间段测试。

         

  i9 {, P3 l$ }5 t9 b$ h- V2 s6 a5 W+ f

        通常来讲，SiP测试的方法主要有4种：
  X: O) R) U9 ~" @        传统的ATE测试，难以扩展定制；
        In House Design Solution即定制化测试；
2 l8 T* T' m% p3 d5 W6 ?% E        将系统级测试软件与传统测试仪器相结合；
. t4 q# I1 E2 I. g$ o1 y% c        Open Architecture Platform即开放式架构平台，它既有ATE的功能，同时它又可以很容易地集成到原来的中间段测试里面。
# {: t- d5 ^# w: f- [  ?* ~        最后一种开放式架构平台是NI亚太区业务拓展经理何为最为推荐的解决方案。

2 d' L( w) }' v4 r7 M" U6 ?0 F

zjsxuw

因为系统复杂度和封装集成度都增加了

CQzhangxs82

各位大咖 你们好
国产水基清洗液原厂 （洗助焊剂、锡膏、离子、非离子等其他残留物）自主研发.生产销售。产品适用于【Filp Chip、BGA、SIP、LGA、CSP、POP、PCBA、FPCBA、钢网、治具等】可替代国际品牌。品质保证，价格美丽。欢迎各位咨询合作共赢。   张先生13638371811（电话微信）
( f5 J; J2 U! ^& z6 ~