|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
, y/ ~/ E) [: N1.1 PCB叠层及阻抗 V7 t, A9 ~+ ^' x/ U' C9 L
1.1.1 PCB的叠层处理
' e" R5 O6 s6 E6 j5 v+ Z
9 l! B5 I- V; M) w, s随着高速电路的不断涌现,PCB板的复杂度也越来越高,为了避免电气因素的干扰,信6 _8 i. N: L$ R$ V- w
号层和电源层必须分离,所以就牵涉到多层PCB的设计。在设计多层PCB电路板之前,设计
0 ~8 c- l# ^3 O+ {4 e6 S: y者需要首先根据电路的规模、电路板的尺寸和电磁兼容(EMC)的要求来确定所采用的电路7 ]/ Q* N2 @; ` \
板结构,也就是决定采用4层,6层,还是更多层数的电路板。这就是设计多层板一个简单
5 B6 N$ f4 {- t概念。
2 K4 ~2 m" _6 U u确定层数之后,再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是
( m- @6 z3 S; @, Z1 V/ ~多层PCB层叠结构的选择问题。层叠结构是影响PCB板EMC性能的一个重要因素,一个好的9 @# x1 k: F( t9 N0 N5 A- r
叠层设计方案将会大大减小EMI及串扰的影响,
3 ~9 C. o# h8 e2 T板的层数不是越多越好,也不是越少越好,确定多层PCB板的层叠结构需要考虑较多的$ G3 w S7 K* G' \9 s5 i
因素。从布线方面来说,层数越多越利于布线,但是制板成本和难度也会随之增加。对于生
: }. Y; k. _9 m0 [- ]. N产厂家来说,层叠结构对称与否是PCB板制造时需要关注的焦点,所以层数的选择需要考虑; A0 E" R; a* ~
各方面的需求,以达到最佳的平衡。9 W7 T. g, ^% }% D. R6 F& {
对于有经验的设计人员来说,在完成元器件的预布局后,会对PCB的布线瓶颈处进行重5 \& g2 p- b# Q2 k N9 [9 U
点分析。再综合有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号
4 t6 U5 M& h8 ~ w. t$ A层的层数;然后根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。这样整个电路
+ g& c9 Z- C. X$ x2 y4 i, ]板的板层数目就基本确定了。) o" I2 [8 B; E" g/ a
( M" Y; s Q7 D
1 T$ A7 R! m+ v$ I5 |5 Z2 }9 V |
|