基于单片机和CPLD的数字式移相信号发生器的设计

Teeshop5

摘要:介绍了一种基于单片机和复杂可编程逻辑器件( cpld)的高精度数
3 U9 H6 @/ `8 r) y" k/ Z  Y字式移相信号发生器的设计，叙述了其工作原理和设计思想，完成了该移相
- b: E" E. s* ?信号发生器的软硬件的设计。经过半年的使用，表明稳定性好，精度高，效
果十分理想，有推广价值。
关键词: CPLD;DDS;单片机;移相信号发生器
! C/ J% f) L- I/ G' ^1.引言
( R: n# _  u7 y0 I3 G由于传统的模报移相(如:阻容移相，变压器移相等)有许多
4 z! O) s! _6 R不足，如:移相输出波形易受输入波形的影响，移相角度还与负载
1 q- Y" K/ O+ T8 v/ C的大小和性质有关，移相精度不高，分辨率较低，面且，传統的横
报移相不能实现任意波形的移相，这主要是因为传统的模拟移相由
移相电路的幅相特性所决定，对于方波。三角波，锯齿波等非正弦
信号各次诺波的相移。幅值衰减不-致，从而导致输出波形发生畸
变.随著现代电子技术的发展，特别是随单片机和可编程技术的发
. e1 o- D/ _# j) a# P" W+ |5 t展而兴起的数字移相技术却很好的解决了这一-问题。
/ ]! r# q& ^  e% k数字移相技术的核心是;先将模拟信号或移相角数字化，经移
相后再还原成模拟信号。其主要有兩种实现方式:一种是将读取波
$ ?) L7 u$ _( k9 h" c8 V$ K( a. z形存储器的偏移地址映射为移相角，另一种是将波形的延时映射为
移相角，如;利用锁相倍频技术。单片机计数延时的方法来实现，
5 [1 c1 N8 |% @5 ]8 T其第一种方式最为典型，下面着重讨论利用直接数字频率合成
( DDS)的方法来实现，频率。幅度。相位均可实现程控。
2高精度 数字式移相信号发生器工作原理
9 ^* A1 z; p8 ]( y+ J该移相信号发生器是基于DDS技术而实现，其原理枢图如图1
7 ]. K6 J4 D1 i% @4 ^: z所示。
从图1可以看出它由单片机小系统，高精度晶体振荡器，频
事。相位。幅度字寄存器，相位霸加器，波形存储器，相位加法
器。数模转换器，以及低通滤波器组成。其中。参考信号fe为高精
度品体报背器产生，阳中的虑线框为相位累加器。它是DDS的核
3 Z4 F5 U: N) r# \9 X心，它由一个N位字长的二进制加法器和-个N位累加寄存器构
, X7 O4 J' j1 f: `+ }3 J* \; Q成。其作用是对频半字黑加。
9 T; J5 x- u( Q3 ?" C  n/ \其工作原理:由键盘输入频率，相位，幅度控制字。每来1个
时钟脉冲，全加器将频率控制数据与累加寄存器输出的累积相位数
, N8 K2 E2 N; c; d* }2 U据相加。把相加后的结果送至累加寄存器的数据输入嘴。累加寄存
器一方面将加法器在上--次相加后所产生的新相位数据反馈到加法
器的输入端，另一方面其输出的地址分成两路，一路直接从波形存
储器中取出波形幅度数据，经D/A转换器和低通滤波器将波形数据
( ^: O6 L. j& W: r9 e+ B转换成模拟波形，另一路通过相位加法器加上移相控制字P,形成
) }" j* y' m2 A6 Z移相信号的地址码，从波形存储器中取出波形幅度数据，最后经
7 V# u! k9 e, w/ ID/A转换器和低還滤波器将波形数揚转换成所需的移相信号。当相
# t' J7 _# F8 [! l, Z; u位累加器累积满量时就会产生1次溢出，完成1个周期性的动作。
这个周期就是DDS合成信号的1个周期。设相位累加器的字长为
% v- h. f9 r, [N,频率控制字为K,则输出信号的频率f、fq和频率分辨审Of为 .
fs=fn=fc*K/2N
△f=fCJN
相位加法器完成将数据地址的偏移量映射为信号间的相位差
值。设相位加法器的字长为M,相位控制字为P,则输出的移相信号
  L, b  u% q' B' ^9 |  R9 R3 ~
6 l4 B. Q, C$ m* r! g; n

附件下载：

游客，如果您要查看本帖隐藏内容请回复

5 Z. Y$ n( ~; C

wohenk

三角波，锯齿波等非正弦信号各次诺波的相移

philips

感谢分享，感谢分享
0 n( h5 M* h% l1 {