基于单片机和CPLD的数字式移相信号发生器的设计

Teeshop5

摘要:介绍了一种基于单片机和复杂可编程逻辑器件( cpld)的高精度数
: B. ]% {  c5 H) a: A字式移相信号发生器的设计，叙述了其工作原理和设计思想，完成了该移相
6 h: s: C/ J5 N: X  g6 B0 W7 D信号发生器的软硬件的设计。经过半年的使用，表明稳定性好，精度高，效
4 Y" [9 q7 ]- x+ U, x: |; K6 x果十分理想，有推广价值。
. E9 {. o3 o4 P0 I& Y4 i关键词: CPLD;DDS;单片机;移相信号发生器
9 G8 x) s! W3 t& x# M1.引言
由于传统的模报移相(如:阻容移相，变压器移相等)有许多
不足，如:移相输出波形易受输入波形的影响，移相角度还与负载
. m7 }& r* W% V! K: P的大小和性质有关，移相精度不高，分辨率较低，面且，传統的横
报移相不能实现任意波形的移相，这主要是因为传统的模拟移相由
移相电路的幅相特性所决定，对于方波。三角波，锯齿波等非正弦
信号各次诺波的相移。幅值衰减不-致，从而导致输出波形发生畸
变.随著现代电子技术的发展，特别是随单片机和可编程技术的发
展而兴起的数字移相技术却很好的解决了这一-问题。
数字移相技术的核心是;先将模拟信号或移相角数字化，经移
; ]: I4 O, o8 a相后再还原成模拟信号。其主要有兩种实现方式:一种是将读取波
0 M, u. C* }: T2 f( k2 e, R' w形存储器的偏移地址映射为移相角，另一种是将波形的延时映射为
( ~/ |, P; w2 o) M3 Q  p移相角，如;利用锁相倍频技术。单片机计数延时的方法来实现，
其第一种方式最为典型，下面着重讨论利用直接数字频率合成
( DDS)的方法来实现，频率。幅度。相位均可实现程控。
2高精度 数字式移相信号发生器工作原理
  K/ G3 o/ b6 x该移相信号发生器是基于DDS技术而实现，其原理枢图如图1
# Z8 N  {5 T& `& f! m, d4 }. z所示。
- j% }: m; Q: d$ q从图1可以看出它由单片机小系统，高精度晶体振荡器，频
7 ]! I/ i5 u; y& v, A7 }事。相位。幅度字寄存器，相位霸加器，波形存储器，相位加法
器。数模转换器，以及低通滤波器组成。其中。参考信号fe为高精
度品体报背器产生，阳中的虑线框为相位累加器。它是DDS的核
2 G) u) G- W4 x- b' E心，它由一个N位字长的二进制加法器和-个N位累加寄存器构
成。其作用是对频半字黑加。
4 v: @2 n3 X; k/ c其工作原理:由键盘输入频率，相位，幅度控制字。每来1个
时钟脉冲，全加器将频率控制数据与累加寄存器输出的累积相位数
7 j7 |0 W7 P+ T( H! `, v$ B据相加。把相加后的结果送至累加寄存器的数据输入嘴。累加寄存
4 n$ R' n# K! h' Q2 @器一方面将加法器在上--次相加后所产生的新相位数据反馈到加法
! Y3 z; U5 u% G3 j器的输入端，另一方面其输出的地址分成两路，一路直接从波形存
储器中取出波形幅度数据，经D/A转换器和低通滤波器将波形数据
转换成模拟波形，另一路通过相位加法器加上移相控制字P,形成
- j5 ]1 v! U, R7 m5 k( q% Y: @移相信号的地址码，从波形存储器中取出波形幅度数据，最后经
3 Y" R! V$ M# B9 F6 Q% `D/A转换器和低還滤波器将波形数揚转换成所需的移相信号。当相
5 S, r, c8 A' w* h3 ]. K7 H# ?位累加器累积满量时就会产生1次溢出，完成1个周期性的动作。
# v2 y  g# D8 I0 O% ~- d. W这个周期就是DDS合成信号的1个周期。设相位累加器的字长为
N,频率控制字为K,则输出信号的频率f、fq和频率分辨审Of为 .
fs=fn=fc*K/2N
△f=fCJN
, @3 s5 F% R8 K- j相位加法器完成将数据地址的偏移量映射为信号间的相位差
; Z6 c) v# n" v# M$ S2 R8 @值。设相位加法器的字长为M,相位控制字为P,则输出的移相信号


* q9 r1 C" k" y( F8 t1 G$ U' d
+ Q$ X& c! h( t2 f$ x' ?$ c2 z附件下载：

游客，如果您要查看本帖隐藏内容请回复

- ?  E2 I/ C! A/ K
' |# X7 [6 @" E1 h# S( \

wohenk

三角波，锯齿波等非正弦信号各次诺波的相移

philips

感谢分享，感谢分享
, A; y- R" _  _& n" ]$ X2 p+ _