|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 zxli36 于 2010-6-10 11:22 编辑 6 q) U- D8 U' s; T+ n$ C
! T/ Z% x# [1 l, V
有一个项目文件，已经画好，出过网表，画好PCB。现在要交给其他人稍微修改一下，发现同样的文件（没有修改过），orcad在DRC的时候出现了DRC0039的错误。
1 |3 z. H4 a f( K具体情况是：项目采用层次原理图设计的方法，所有的错误都出现在顶层原理图上，是总线有关的错误。
* S; m' ]1 O! A% J7 p1 s2 i( I8 T6 q具体错误信息：
( s' p- A. X8 [9 b8 q- N" E& B0 RChecking Schematic: 00_SYSTEM
. H* C+ ], h: e: B0 d0 v. {) S+ m--------------------------------------------------
3 T% l7 k4 v. X% _* TChecking Electrical Rules
; a) m9 \1 f6 D1 B/ A( [! E/ v# r# n/ Z
Checking for Unconnected Nets% ~/ \( q- n' W/ S0 _
' Y# I/ v4 E4 w2 a, b
Checking Off-Page Connections
- o3 a9 M6 G+ F3 t4 v g. h8 g$ E9 E4 t& o
Checking Pin to Port Connections3 d) s# K- m/ ^3 d( o5 o* w
! Y; P! L$ W& r
Checking for Invalid References
$ e) K* w9 {1 q1 \& v# Z
" _$ e6 L( k- a g- K! u, iChecking for Duplicate References/ i1 |4 a; B' Q# A
( K5 r& J' V$ s. r- gReporting Off-Grid Objects# L! h! @+ @4 `
) D% _5 J* F# O9 LChecking Visible Unconnected Power Pins' |4 ]: q/ _0 {* I; e- i
+ G9 o0 \3 d. l+ Y2 X& M3 r
Checking Misleading Tap connection& g7 P3 b* M' M9 Z6 s# Y
ERROR: [DRC0039] Tap may not be connected with the bus Check Entire net. CPU_XM1_ADDR15
6 n, m( @" \# h+ g" V 00_SYSTEM, 2_BLOCK (276.86, 25.40)
% J9 L7 o& H8 w$ U: T( E# NERROR: [DRC0039] Tap may not be connected with the bus Check Entire net. CPU_XM1_ADDR14
% j. a7 X2 E# @( o/ b' y" \$ l 00_SYSTEM, 2_BLOCK (276.86, 25.40)
- @$ d, ~2 s+ c( `8 n* c9 RERROR: [DRC0039] Tap may not be connected with the bus Check Entire net. CPU_XM1_ADDR13% Y! S7 r2 s4 e
00_SYSTEM, 2_BLOCK (276.86, 25.40) 2 v' @/ _8 r, f
ERROR: [DRC0039] Tap may not be connected with the bus Check Entire net. CPU_XM1_ADDR12
5 W: y! d, C/ y2 T- o( V2 F 00_SYSTEM, 2_BLOCK (276.86, 25.40) + Q* n6 T( @" |; J) U0 q$ }
。。。
1 z9 S" t2 j( [: p============================================================================================( i" L$ @) u/ r& n V2 R
官方文档的解释：' i0 b( c% p) B+ P% G' c0 Z& R
[DRC0039] Tap may not be connected with the bus Check Entire net.
2 V' m! [2 c, O6 ^Design Rule Check detected a net physically connected to a bus with a different base name than the net itself. To solve this problem, make sure that the Tap is property connected to the bus. 2 s! P) H) r# [' q
==============================================================================================
) a% R# h/ T3 o* z Q2 M$ {错误处截图：
, m& j* \% A+ a8 b/ m5 d
* O% D6 q# @" r& ^3 W3 @! ?0 U
* ]& ]) W) M- f1 @6 Y" J' F
==============================================================================================
7 M+ c8 e6 A9 Y: ]注：- x1 V$ G5 J2 v" a1 z$ ]
顶层原理图上的大部分总线均出现这样的错误，仅有一条总线没有问题。
; e+ ^0 Z" o' w1 b% T% ?1 _6 T: ]4 f( h: Y" M @; d3 @8 P
==============================================================================================
' Y- @% O o3 e' G, @- ^希望遇到过或者知道这种问题的大侠们多多指教。; M6 i1 d1 X) a) Y3 u6 h- N2 ~
) s3 b- e( c- A8 Q% D: L7 {) M& w==========================================
. \9 O# X0 [; l8 |1 f* j, j新发现：DRC，发现和这个选项有关：Report misleading tap connections" B0 [$ O7 J) _/ z# Y. K* W7 k3 i
如下图：- s0 o$ l R3 [3 R$ Q3 {" r% F5 _
原来是勾选的，就有以上错误，现在不它取消后就没有这样的错误了，请知道内幕的高手指教下。. q1 b- L2 t0 F( V$ p. j
|
|
/1 
发表于 2010-6-10 09:37
收藏
淘帖
支持！
反对！
楼主