Allegro输入网表后出错

liyabing

敢问各位大侠，小弟近日使用Capture CIS进行原理图设计，完成后输出网表，并想通过allegro进行PCB设计。但
Allegro输入网表后，出错，显示如下：
2 E' l$ `8 h% `2 XProblems with device 'MC74LCX125_0_14PIN, TSSOP_IC_MC'. JEDEC_TYPE property '14PIN, TSSOP' is illegal:
5 d& B2 j* ^) ]+ e: X9 I7 o* H'Package name has invalid characters or is too long.'.Device 'MC74LCX125_0_14PIN, TSSOP_IC_MC' has
library errors. Unable to transfer to Allegro.
7 m2 a+ Q# O: A* `" O所以有以下几个问题：
1) 如何解决以上问题，是CAPTURE CIS里定义的封装和 ALLEGRO所提供的封装不符吗？
2）Capture CIS生成的元件库，在Allegro导入网表后会自动将Capture CIS元件库里的元件转换成可以在Allegro里摆
放的元件吗？
  b8 }8 n( d6 u* d3）Allegro里提供的“Part developer”工具也会生成原理图里元件封装，与Capture CIS生成的元件库有什么关系？
4）Allegro里提供的“Part developer”生成的库是否能用到Capture CIS的设计中？
" `$ H0 `$ a) m7 y+ h5）Capture CIS里摆放库里的元件有两种方法：“Place Database Part”，快捷键“Z”与“Part。。。。”，快捷键
/ y! n/ m6 Z- @2 f; R“P”有什么联系和区别呢：
烦请大哥大姐帮我解决此问题，感激不尽。

numbdemon

原帖由 liyabing 于 2008-4-17 16:11 发表
敢问各位大侠，小弟近日使用Capture CIS进行原理图设计，完成后输出网表，并想通过Allegro进行PCB设计。但
Allegro输入网表后，出错，显示如下：
Problems with device 'MC74LCX125_0_14PIN, TSSOP_IC_MC'. JEDEC_ ...

1 {* B" H- t4 N9 l6 r2 o6 k! U! e你这帖问题还真是很多阿

numbdemon

1) 如何解决以上问题，是CAPTURE CIS里定义的封装和 ALLEGRO所提供的封装不符吗？
===>原因是你的封装名称或者Value里面有非法字符，不能出现“.”或者"("之类的
EDA365专业PCB设计论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计. W8 A6 F4 V* ]# W8 q# H0 C8 w

numbdemon

2）Capture CIS生成的元件库，在Allegro导入网表后会自动将Capture CIS元件库里的元件转换成可以在Allegro里摆EDA365专业PCB设计论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计) h' ~' ?2 R0 t. O
放的元件吗？
- G9 S% }7 {; K2 y# S: ^. D===>回答是：不能！CIS的元件库和Allegro的封装库是两码事PCB设计论坛网站5 \. k2 |0 b0 L# R, ]，
CIS的
9 T4 m: u& V! x3 F7 T' j

numbdemon

3）Allegro里提供的“Part developer”工具也会生成原理图里元件封装，与Capture CIS生成的元件库有什么关系？
4）Allegro里提供的“Part developer”生成的库是否能用到Capture CIS的设计中？
; B6 ^+ O! Y! T, n  q/ Z' T===>没有关系，无法使用，CIS必须得使用.OLB的元件库

numbdemon

5）Capture CIS里摆放库里的元件有两种方法：“Place Database Part”，快捷键“Z”与“Part。。。。”，快捷键
“P”有什么联系和区别呢？
* Y" e  b2 Y8 |===>使用"Z"则是使用CIS的数据库功能，"P"只是使用元件库功能
EDA365专业PCB设计论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计' z( j' x+ G( a, N1 n4 N* i/


[ 本帖最后由 numbdemon 于 2008-4-17 17:58 编辑 ]