|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
敢问各位大侠,小弟近日使用Capture CIS进行原理图设计,完成后输出网表,并想通过allegro进行PCB设计。但
/ l1 [6 {; e+ K6 s* s XAllegro输入网表后,出错,显示如下:2 H% i4 F9 n- e- s1 D
Problems with device 'MC74LCX125_0_14PIN, TSSOP_IC_MC'. JEDEC_TYPE property '14PIN, TSSOP' is illegal: 5 t U, U7 S% C* D0 H: a1 T
'Package name has invalid characters or is too long.'.Device 'MC74LCX125_0_14PIN, TSSOP_IC_MC' has : t2 P" t6 `2 }9 b j
library errors. Unable to transfer to Allegro.
2 f+ G1 o# n' U% W3 ^7 M所以有以下几个问题:7 T( T( s& n0 F: T- m$ T
1) 如何解决以上问题,是CAPTURE CIS里定义的封装和 ALLEGRO所提供的封装不符吗?+ j+ S* a0 ]9 D4 e3 B% `- [, H2 G: Z+ r
2)Capture CIS生成的元件库,在Allegro导入网表后会自动将Capture CIS元件库里的元件转换成可以在Allegro里摆# e* G. {8 O* R+ P3 d
放的元件吗?
5 {, I# P- v6 x3)Allegro里提供的“Part developer”工具也会生成原理图里元件封装,与Capture CIS生成的元件库有什么关系?
E2 s/ ?0 G& n* p* Z4)Allegro里提供的“Part developer”生成的库是否能用到Capture CIS的设计中?% u" d2 U; C/ O" [1 T
5)Capture CIS里摆放库里的元件有两种方法:“Place Database Part”,快捷键“Z”与“Part。。。。”,快捷键
8 ^8 g" C& x3 O0 F& ]" ]4 s“P”有什么联系和区别呢:% Q0 V/ l/ y. t5 s4 r9 j
烦请大哥大姐帮我解决此问题,感激不尽。 |
|