SONY铺铜标准(原创)

cmos

必被砸砖的贴，没有具体的此类文档说明，处理方式都是客户及战友口口相传的。
! c/ y% g" E% ?+ z5 g+ X4 w3 c2 U难免会和实际出入。想做sony的layout设计，先要做到这个啦
, a& b! ^! |! R0 `/ I$ @

" Q: i( d  }! z/ H

cmos

偶得意思是，sony能力强不是靠工程师取胜的，因为工程师是会流动的，但他的流程是他产品质量的保证。
此外sony和思科的可比性在于，思科仅仅局限在一个很小的领域，而sony的产品可是涉及到各个方面的，
3 D  U+ J6 {& w! w$ ]3 M
另外，你可以遇到一个你认为不怎么样的做sony的layout，而cisco和华为有不少牛人layout，而产品呢。
用比较烂的人，创造出一个完美的产品的制造体系，这才是总体竞争力的表现。诸葛亮哪里都能找到。能救火的也许臭皮匠都能做。
* i# O, q( c" F2 l1 y2 }$ c& o
能把你有限的人力资源用活用好，才是真本事。

zlfxia

我将此标准整理成文档，便于收藏

cmos

1:shape的边界必须在格点上，grid-off是不允许的
  Z  f* `1 A: s) I& j
+ {, |. _; z! Q2 j7 Z" n没有开格点布线习惯的，就要先改这个毛病了。

0 o3 n- f  f$ M

cmos

2：shape corner必须大小一致
如下图，corner的两条边都是4个格点，那么所有的小corner都要这样做
1 V& _$ V; s  u0 h' J. v2 u
4 O7 j; V( R5 U

cmos

3：散热孔的大小必须一致，散热方孔的在器件焊盘的位置必须一致，就是焊盘角在方孔的中心点
4：shape不能跨越焊盘，进入器件内部
5：shape和焊盘不能形成锐角的夹角

0 U* }2 J' @9 M/ u( p& T

[ 本帖最后由 cmos 于 2008-4-15 16:01 编辑 ]

cmos

6：严格意义上说,shape&shape,shape & line必须等间隔，

如果设定shape和line 0.3mm,间距，那么所有的shape间距都要如此，不能存在0.4mm或者0.25mm之类的情况，但为了守住格点铺铜，就是在满足0.3mm间距的前提下的格点间距。
5 N3 x6 [, I! V$ w
# Q7 ]7 K8 K  |7：可复制回路的铺铜必须完全一致，包括器件布局布线的相对位置。如果略有差异，那么相同部分必须一致，仔细看下图电路还是有差异的
  f/ g; h* v) {7 I: s3 U+ b/ ?
[ 本帖最后由 cmos 于 2008-4-15 16:11 编辑 ]

cmos

虽然布局类似，但是layout完全不一样，所以下图的每个模块shape都是人手工一个一个画的,后续shape检查，就进行过7遍，以防止在后面的布线修正，改变了铺铜。以至于不满足客户的规范要求。
! l- @) H! Q# f  S7 s0 H% o% C1 b更琐碎的要求就不叙述了，还有遗漏的要求，我省略了，因为没有截图case帮我说明，只是想让大家知道，什么叫挑剔。
+ y' x' o# q; C/ F
% N' i% U% A+ N" O; J/ @[ 本帖最后由 cmos 于 2008-4-15 16:22 编辑 ]

daicy

楼主太强了，学习了

xhymsg

好贴~

libsuo

从铺铜一点就可以窥视日本电子工业强势的原因。
认真啊，这么琐碎的事情也要做到最好，国内的电路板铺铜很少见到一小块一小块来的，这样铺出来的尖角啊，直角啊对电路性能，EMC的影响其实是很大的。

libsuo

这个应该引入到我们日常的PCB设计中，日久成习惯

SHADOW

原帖由 libsuo 于 2008-4-17 09:00 发表
% [8 C- X- P: R+ g! `& C4 f这个应该引入到我们日常的PCB设计中，日久成习惯

是的！支持！

zxf

是很好呀！值得借鉴的。

cmos

原帖由 kxx27 于 2008-4-17 09:37 发表
2 o- i# {5 Q! R; {  z$ d这样做确实很不错，那日本的设计在时间上挑不？

! V" H/ i8 m4 w- L小日本是最挑时间的，说好某天是交期，哪天就必须出来，但不意味着可以放松标准。否则订单就没有下一次了。
所以我曾经连续工作44天，平均每天早上9点到晚上12：00，中间还包含几个不眠之夜。第45天，写字楼停电1天，所以得以休息，否则那个个人记录一定能破。