TA的每日心情 | 开心 2021-2-2 15:32 |
---|
签到天数: 3 天 [LV.2]偶尔看看I
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 夏雨初晴 于 2020-4-6 20:20 编辑 ) ~, ]5 T* J9 N7 W
}. j4 [# q" K2 R
cadence SPB allegro and orcad v17.40.005-2019 Hotfix Only x64三分卷下载地址:1 g' I" T7 G4 [$ {& \ g
0 f( n$ a+ m1 R8 F" b8 d* e1 H; y0 V4 Q- s
固定CCR:SPB 17.4 HF005
% e3 ?+ n: f9 N) C04-3-20204 [& x8 |" w, v
====================================== ==================================================== ==================================================== =============' o: J0 C& V/ d1 N1 M" b
CCRID产品ProductLevel2标题6 L x. p f. |
================================= ==================================================== ==================================================== ====================
y; b6 b7 |: M* L- E% I2193202 ADW DBEDITOR运行“创建和验证原理图”时出错。
( |& [. j6 ^: o$ F4 C. o2201904 ADW DBEDITOR Sizable和HAS_FIXED_SIZE符号无法完成步骤“创建和验证测试原理图”
7 G0 f- u, Z* n' e+ O2203005 ALLEGRO_EDITOR ARTWORK机械销埋在Shape中,不输出焊盘形状。
6 W' m/ E7 l- a2228644 ALLEGRO_EDITOR CROSS_SECTION'快速报告'-'横截面报告'导致PCB编辑器崩溃: G$ r! D' M) z% G2 l2 L1 j
2115596 ALLEGRO_EDITOR DATABASE未使用的焊盘抑制功能使用Net_short属性删除了连接到形状的引脚! C! a \4 t6 T0 m
2162464 ALLEGRO_EDITOR DATABASE如果在内部放置过孔,则抑制焊盘无法工作层
0 E y, ]4 n- E6 Z7 ?2210267 ALLEGRO_EDITOR DATABASE抑制未连接的焊盘,并且当放置在通孔焊盘上时,相同的网距不能正常工作
! a3 Q7 p( ~0 P" G6 y7 h9 t6 |2208277 ALLEGRO_EDITOR INTERACTIV输出符号引脚报告无法在嵌入式HTML查看器中快速显示
( A3 I7 ?3 R# Z' m; D2211906 ALLEGRO_EDITOR INTERACTIV将组移动到特定区域会导致PCB编辑器停止响应1 H( w* V: v- j" P9 S% f8 [
2197277 ALLEGRO_EDITOR IN_DESIGN_ANA无法完成串扰模拟# |! W) M1 H' @1 C( c
2200834 ALLEGRO_EDITOR MANUFACT Variant命令创建了不正确的装配图' [; H8 H1 G0 g8 O% P4 G
2213081 ALLEGRO_EDITOR PLACEMENT在不同设备之间执行的函数交换
% ^3 K# O* q4 q7 o2116353 ALLEGRO_EDITOR skill添加有关axlDBTextBlockCreate()文档参数的更多详细信息
! |# E+ F3 C, c9 j+ s8 j2 X$ b2222748 ALLEGRO_EDEORFORESORPTOREPORING软件包
2 Z1 D3 |. R. s. q c. F! P- E开始221 487 .dxf会将棋盘文件的位置更改为DXF导入的位置。
3 v! k9 _% J# j# e2 {$ h$ h2222610 ALLEGRO_EDITOR UI_FORMS'new_filedialog_disable'变量在2019年4月17日发行的HotFix 002中可用,但在HotFix 003中 k6 X! i7 e3 R6 j3 x; A
不可用2225939 ALLEGRO_EDITOR UI_FORMS为中文定制时,表格显示乱码。+ Z! q+ d1 x) L7 H) K! H
2227452 ALLEGRO_EDITOR UI_FORMS网格形式的Tab键行为:不跳过只读字段
+ D8 F* j0 U, H% b& }3 }( G2227470 ALLEGRO_EDITOR UI_FORMS网格形式的下拉行为:需要单击两次才能打开
3 o6 n- M' W; l# R `3 y. g- X2217707 ALLEGRO_EDITOR UI_GENERAL版本17.4-2019:无法扩展字符-2 b& _& w$ a" S1 e4 W9 W
带重音符号E 2220484 ALLEGRO_EDITOR UI_GENERAL
9 r2 s- l! g5 y0 u版本17.4-2019中的引脚的网络名称未正确显示8 W" W' j# i2 X( \
2228023 ALLEGRO_EDITOR UI_GENER导出现有库版本17.4-2019中的编辑器& ~0 A# t2 U, C, X1 H: }2 T
2233006 ALLEGRO_EDITOR UI_GENERAL出口库和浏览目标目录文件夹中选择时不要关闭对话框2 |0 N( M% `. l f
2229727 ALLEGRO_EDITOR VALOR出口ODB ++失败,因为 Extracta错误
/ P8 b. E0 R/ N/ S, N J( E运行ODB当2230312 ALLEGRO_EDITOR VALOR Extracta许可证错误从OrCAD电路板设计的产品++0 L" {$ |! X1 X/ V2 |
与OrCAD的生产力工具箱2230579 ALLEGRO_PROD_TOOLB其它问题不在菜单; |* u+ v$ ~3 Y. ?1 p9 T+ [
2138418 APD SHAPE中显示LabelTune 时,使用Shape> Manual Void> Polygon
& B( x0 K; G* ~. ^8 J2006587 APD SKILL 手动排空形状会崩溃使用SKILL将RKO组分配给形状会显示drc更新错误- @& u8 n. g8 b& S; x" M
2193918 CAPTURE DRC使用Tcl命令批量运行DRC! @) k, r8 z$ @3 K. J0 y
2204357 CAPTURE GENERAL Update发布版本17.4-2019中的属性非常慢
3 e8 r/ F2 Q7 a0 a* s( A$ M2225153捕获通用版本17.4-2019:OrCAD Capture在选择更新属性时停止响应
; H$ `& I: H4 B& |, ?4 B" Y8 a; j$ I2225139 CAPTURE ONLINEDRC创建网络组崩溃OrCAD Capture在17.4-2019版本中2 I; ^! f; j( N
2197733捕获其他Pspice组件搜索窗口中的“放置零件”弹出选项不起作用; J6 j* v( e h7 E6 d6 X- q
2208656捕获其他Capture CIS不在风险设计创作套件中% z4 B7 ?# C# e2 f+ x: P! Q
2222491 CAPPCBFLOW Design Sync,从电路板到原理图,未在Constraint Manager( ]" q# A) J! i9 d. }! c! z- L1 h
2203234 CIS PART_MANAGER版本17.4-2019中创建层:在“更新零件”窗口中单击时,OrCAD Capture CIS会覆盖零件管理器窗口
1 {" g- h8 `3 g) p9 _4 m$ y2203678 CIS PART_MANAGER零件管理器窗口移至第二台监视器时,Capture崩溃
$ J7 ~9 v5 U: B6 E- L在发布17.4-2019,HotFix 003中缺少2222665 CM HIERARCHY patchData / isr.txt,HotFix 003
) U, p' a( S9 x# j: Q2046129 concept_HDL CORE在属性对话框中分配的硬位置返回到更改命令中的软位置
: O2 f( ^) w+ m5 }2205522 CONCEPT_HDL CORE无法删除孤立的NetGroups / PortGroups6 e/ m$ B' n+ x$ d5 m4 N
2214271 CONCEPT PIN打包程序运行后+ `/ d7 ]: e: D1 ~& a! W
2215442 CONCEPT_HDL CORE信号未在全局导航窗口中显示
, v: T% J5 p1 o" S( d7 d2218220 CONCEPT_HDL CORE添加网络名称
+ h: M! D) U& d4 P, C2218931 CONCEPT_HDL CORE 时,Allegro设计条目HDL崩溃无法删除孤立的NetGroups8 x `, I" X/ ?/ R( j" W
2224055 CONCEPT_HDL CORE出现孤立的ConstGroups。% B5 Z3 q% b% R% F) }1 y4 ]6 p
2195946 CONSTRAINT_MGR UI_FORMS在CM中放大字体大小时,列不会自动调整
Z9 m! ] N4 ~6 t7 b2233974 CONSTRAINT_MGR UI_FORMS版本17.4-2019中的约束管理器中用于清除值的单元格选择方法已更改
+ h, k' A4 x+ ~7 N) q- w单击模板文件“自定义”按钮或更改输出文件时,生成的1717104 F2B BOM物料清单生成失败
8 l4 w$ R6 c; B, s$ z2221737 FLOWS PROJMGR Project Manager显示许可错误弹出窗口选择Allegro PCB Designer(布局)许可证时。
( j* D. y c- ]& _5 ]! G2223898 FLOWS PROJMGR使用Allegro PCB Designer许可证时Project Manager中的许可错误
1 o5 W$ ~7 O( }5 q2235087 MODEL_INTEGRITY GUI无法在17.4-2019版中的Model Integrity编辑器中打开.ibs模型
, a2 O0 r2 s4 D, W$ l2223080 PULSE SERVER 17.4-2019版,HotFix 003:零件信息管理器错误(SPDWUB-6 )用于启用SSL的服务器配置
. Q b" @7 T2 E$ }) j% g- ]( h2206655 SIP_LAYOUT DIE_ABSTRACT_模具摘要库管理器选项必须更新以适应覆盖, Z! D- Y7 t2 W' d+ u u
1954925 SIP_LAYOUT SHAPE动态形状的意外自动- Z4 f$ G+ g0 T
回避:变形的弧形1976970 SIP_LAYOUT SHAPE形状无效的不规则缺口
( s' g8 X! x3 L- l2218538 SYSTEM_CAPTURE处于关闭状态:如果没有手动输入任何单位,则列默认9 G8 K% S- j6 y# ^' K
值为2153198 SYSTEM_CAPTURE FORMAT_OBJECT con ::命令应覆盖为对象设置的任何默认值。
1 N. n1 [: n8 \2227735 SYSTEM_CAPTURE其他对于某些信号名称,即使所有字体的字体类型和大小均相同,文本大小也较大
/ y3 Y [0 P# Z, K; D$ y! E+ I8 u |
|