TA的每日心情 | 开心 2021-2-2 15:32 |
---|
签到天数: 3 天 [LV.2]偶尔看看I
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 夏雨初晴 于 2020-4-6 20:20 编辑 5 A' f2 b! j P" L6 C
: Z* w( e e3 S
cadence SPB allegro and orcad v17.40.005-2019 Hotfix Only x64三分卷下载地址:
; u" ]3 Q2 \/ o* n# l
G1 {8 U& r) k5 _9 I3 ~' U7 M' P |# q8 |" u% b) v) O% B9 o
固定CCR:SPB 17.4 HF005) c5 M" \( L) R, h
04-3-2020
7 H. N; p4 y X8 v3 \8 y& `+ ~====================================== ==================================================== ==================================================== =============( X* _ B% b, M- h; ~) I. _) K
CCRID产品ProductLevel2标题1 h f/ J/ H. Z- j% D. V B
================================= ==================================================== ==================================================== ====================
* r" q5 I1 Y( U9 C( W @5 Q2193202 ADW DBEDITOR运行“创建和验证原理图”时出错。
7 |1 o. e9 O! v/ l4 G" L1 m8 J$ h2201904 ADW DBEDITOR Sizable和HAS_FIXED_SIZE符号无法完成步骤“创建和验证测试原理图”& Z5 W2 M2 a: k) D+ I
2203005 ALLEGRO_EDITOR ARTWORK机械销埋在Shape中,不输出焊盘形状。
- S# J2 p; B* Z0 B2228644 ALLEGRO_EDITOR CROSS_SECTION'快速报告'-'横截面报告'导致PCB编辑器崩溃) `: w4 e( y! b3 D0 L$ N
2115596 ALLEGRO_EDITOR DATABASE未使用的焊盘抑制功能使用Net_short属性删除了连接到形状的引脚
+ d: d$ }+ I# e( E2162464 ALLEGRO_EDITOR DATABASE如果在内部放置过孔,则抑制焊盘无法工作层 D' d o5 N# m2 |
2210267 ALLEGRO_EDITOR DATABASE抑制未连接的焊盘,并且当放置在通孔焊盘上时,相同的网距不能正常工作6 l, P8 c7 D* M) ^: M1 A
2208277 ALLEGRO_EDITOR INTERACTIV输出符号引脚报告无法在嵌入式HTML查看器中快速显示( Q: j3 J( l& u }
2211906 ALLEGRO_EDITOR INTERACTIV将组移动到特定区域会导致PCB编辑器停止响应
+ l' r- l9 w0 f9 k% n! A" J2197277 ALLEGRO_EDITOR IN_DESIGN_ANA无法完成串扰模拟
; Y% j. c& d( M% K2200834 ALLEGRO_EDITOR MANUFACT Variant命令创建了不正确的装配图* f6 P/ ^1 D; c& i
2213081 ALLEGRO_EDITOR PLACEMENT在不同设备之间执行的函数交换
& q& B; a" _$ k2116353 ALLEGRO_EDITOR skill添加有关axlDBTextBlockCreate()文档参数的更多详细信息
; ^9 t% W& W/ _% N( L }) e3 P) C2222748 ALLEGRO_EDEORFORESORPTOREPORING软件包
3 o0 d: v9 J! h3 |* ?5 V开始221 487 .dxf会将棋盘文件的位置更改为DXF导入的位置。6 i7 f4 k) w2 f
2222610 ALLEGRO_EDITOR UI_FORMS'new_filedialog_disable'变量在2019年4月17日发行的HotFix 002中可用,但在HotFix 003中" E" C6 g7 e g. X; x
不可用2225939 ALLEGRO_EDITOR UI_FORMS为中文定制时,表格显示乱码。
. s* Q- l; {/ d4 d& }1 E. U2227452 ALLEGRO_EDITOR UI_FORMS网格形式的Tab键行为:不跳过只读字段
* k& m! s3 Q, K2227470 ALLEGRO_EDITOR UI_FORMS网格形式的下拉行为:需要单击两次才能打开+ w0 h6 o# y. } |
2217707 ALLEGRO_EDITOR UI_GENERAL版本17.4-2019:无法扩展字符-
8 A) M: k! D `. a# }4 ]( ], F带重音符号E 2220484 ALLEGRO_EDITOR UI_GENERAL: g9 V: z( b; b+ m' v" a
版本17.4-2019中的引脚的网络名称未正确显示
, u( D- O( Y6 X( S& }+ c2228023 ALLEGRO_EDITOR UI_GENER导出现有库版本17.4-2019中的编辑器5 t( T/ @* w, A
2233006 ALLEGRO_EDITOR UI_GENERAL出口库和浏览目标目录文件夹中选择时不要关闭对话框) x3 t" q1 k$ d( ]! e: Q9 N
2229727 ALLEGRO_EDITOR VALOR出口ODB ++失败,因为 Extracta错误! {5 B; o" x2 i9 N& K" V2 g/ a
运行ODB当2230312 ALLEGRO_EDITOR VALOR Extracta许可证错误从OrCAD电路板设计的产品++' d+ I5 G$ }& V$ \" W
与OrCAD的生产力工具箱2230579 ALLEGRO_PROD_TOOLB其它问题不在菜单
+ s7 a4 }/ n- O, E: |- L. E2138418 APD SHAPE中显示LabelTune 时,使用Shape> Manual Void> Polygon
5 Y8 ~8 Y. I! R" ?2006587 APD SKILL 手动排空形状会崩溃使用SKILL将RKO组分配给形状会显示drc更新错误. ]* R! x5 U9 R }/ Q$ n
2193918 CAPTURE DRC使用Tcl命令批量运行DRC
- k' u) M4 V' V+ s. v7 R& j" y2204357 CAPTURE GENERAL Update发布版本17.4-2019中的属性非常慢' x- D2 T5 ?* s" E
2225153捕获通用版本17.4-2019:OrCAD Capture在选择更新属性时停止响应2 g! @- H7 a' |
2225139 CAPTURE ONLINEDRC创建网络组崩溃OrCAD Capture在17.4-2019版本中% C3 w8 o* `/ b/ u% L1 ?' r
2197733捕获其他Pspice组件搜索窗口中的“放置零件”弹出选项不起作用
) g' t+ ?. p3 f: i' S+ \: A2208656捕获其他Capture CIS不在风险设计创作套件中
1 o6 I/ V7 W* F2222491 CAPPCBFLOW Design Sync,从电路板到原理图,未在Constraint Manager& o: F8 G' J8 R( m% o L
2203234 CIS PART_MANAGER版本17.4-2019中创建层:在“更新零件”窗口中单击时,OrCAD Capture CIS会覆盖零件管理器窗口; ?. _( b% F4 d" g
2203678 CIS PART_MANAGER零件管理器窗口移至第二台监视器时,Capture崩溃
i- D% D5 R, g- [3 I在发布17.4-2019,HotFix 003中缺少2222665 CM HIERARCHY patchData / isr.txt,HotFix 0035 Y7 u1 E1 o0 S5 J; P; K0 Y s
2046129 concept_HDL CORE在属性对话框中分配的硬位置返回到更改命令中的软位置
! `& w+ E3 n9 _' ?' s2205522 CONCEPT_HDL CORE无法删除孤立的NetGroups / PortGroups
( x% u7 X9 C9 L4 ]2214271 CONCEPT PIN打包程序运行后/ t6 g) y* Z) p( d5 c
2215442 CONCEPT_HDL CORE信号未在全局导航窗口中显示
5 Q( B( }7 t: l9 x2218220 CONCEPT_HDL CORE添加网络名称8 n3 s# e6 c* w- F& S9 u* _
2218931 CONCEPT_HDL CORE 时,Allegro设计条目HDL崩溃无法删除孤立的NetGroups3 s1 X$ g2 Y+ C0 I z, C
2224055 CONCEPT_HDL CORE出现孤立的ConstGroups。
P8 @8 Z, D: }2 I5 ~7 k6 N& ?6 K6 O2195946 CONSTRAINT_MGR UI_FORMS在CM中放大字体大小时,列不会自动调整4 A' ^& N: k* {1 _4 n5 p1 M
2233974 CONSTRAINT_MGR UI_FORMS版本17.4-2019中的约束管理器中用于清除值的单元格选择方法已更改
$ e! D$ D; A6 a6 m! V! j+ h单击模板文件“自定义”按钮或更改输出文件时,生成的1717104 F2B BOM物料清单生成失败
' _* M1 j1 b9 b) Z6 ?* ^; f1 Z, P( {2221737 FLOWS PROJMGR Project Manager显示许可错误弹出窗口选择Allegro PCB Designer(布局)许可证时。, e$ `: p% z m" U# v" I
2223898 FLOWS PROJMGR使用Allegro PCB Designer许可证时Project Manager中的许可错误
& n% ~: T" _( ^% Y1 M7 p, j2235087 MODEL_INTEGRITY GUI无法在17.4-2019版中的Model Integrity编辑器中打开.ibs模型
$ R( K3 p. G/ T& m# D3 D3 X+ e2223080 PULSE SERVER 17.4-2019版,HotFix 003:零件信息管理器错误(SPDWUB-6 )用于启用SSL的服务器配置
& Q* _ Q9 o# ^. v0 |1 W+ }' x2206655 SIP_LAYOUT DIE_ABSTRACT_模具摘要库管理器选项必须更新以适应覆盖& E5 ?: [! ~$ a
1954925 SIP_LAYOUT SHAPE动态形状的意外自动, J) P( T$ b( R! v- o( |
回避:变形的弧形1976970 SIP_LAYOUT SHAPE形状无效的不规则缺口' s1 z8 v6 ?! W7 e$ b; z
2218538 SYSTEM_CAPTURE处于关闭状态:如果没有手动输入任何单位,则列默认
r$ g' v z Q, x值为2153198 SYSTEM_CAPTURE FORMAT_OBJECT con ::命令应覆盖为对象设置的任何默认值。
* k3 @. R: c, B: E3 I. E! I2227735 SYSTEM_CAPTURE其他对于某些信号名称,即使所有字体的字体类型和大小均相同,文本大小也较大
# H2 M; s% G5 C/ O |
|