PCB信号速率不高，要考虑信号完整性吗？

wushy · 发表于 2020-4-3 16:58

您需要登录才可以下载或查看，没有帐号？注册

x

STM · 发表于 2020-4-3 18:40

是不是高速电路，取决于信号电平变化的边沿是否足够陡峭，而不完全是时钟频率的问题。从目前的经验来看，单片机这一级别的基本不用考虑，到了ARM芯片这一级别或者是USB2.0，就要开始考虑了。

a欧米伽 · 发表于 2020-4-4 23:32

低速的可以简单按照速度来分，常规来说一般100m以下，上升沿陡的不多，一百兆以上再考虑信号完整性，不过实际设计中，200m以上信号完整性的影响会比较明显了

dzkcool · 发表于 2020-4-5 10:27

我们常说的阻抗控制、3W、不夸分割、、、其实就是在考虑信号完整性

l224 · 发表于 2020-4-6 21:15

主要要看tr

filtermo · 发表于 2020-4-7 13:48

对，dzkcool 说的很对，我们平时的很多操作都已经是信号完整性设计了。
楼主说的可能是二三楼说的概念。斜率控制

sunguangyuan · 发表于 2020-4-20 14:41

考虑SI，要看Tr。

帐号		自动登录	找回密码
密码			注册

[仿真讨论] PCB信号速率不高，要考虑信号完整性吗？