PCB布局的信号完整性要求

ytm

PCB布局的信号完整性要求
: n6 W& `0 P6 w9 u0 n: w        　　1、始端匹配靠近发端器件，终端匹配靠近接收端器件。
        　　2、退耦电容靠近相关器件放置
        　　3、晶体、晶振及时钟驱动芯片等靠近相关器件放置。
        　　4、高速与低速，数字与模拟按模块分开布局。
        　　5、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。
) S; H1 [4 T# z/ d' W        　　6、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。
        　　7、对同步时钟总线系统的布局满足时序要求。
7 U7 m3 M0 K) w
( S& Y& z/ S& |# |* h& B2 ]& |
& a; g1 t6 s7 V6 U- n2 ~5 N' [) e

embnn

高速与低速，数字与模拟按模块分开布局