在使用CAPTURE CIS进行设计时，我需要将一些无引脚元件放置到原理图上（如公司商标，单板序列号等），导网表后发现无引脚的元件符号被忽略。* C" V3 ]4 h1 ~9 l3 ^& s% X
#2 Warning [ALG0060] No pins are present in U1. Ignoring this component in netlist.( m* G$ W% K0 O' \" `% w9 M# O5 e* g
在哪里设置可不可以让无引脚的符号也能导网表通过？在allegro.cfg中可以修改吗？
/1 
发表于 2008-4-7 10:34
收藏
淘帖
支持！
反对！