TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前6 o6 l) Q. s% r- o
没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题:信号完整
" X5 L2 S' k3 u+ V! _2 Q& I" G. r, ]5 k性。早一天遇到，对你来说是好事。. G& C6 d6 p! i0 z. i
在过去的低速时代，电平跳变时信号.上升时间较长，通常几个ns。器件间的互连线
2 z" L- |+ r6 F! \不至于影响电路的功能，没必要关心信号完整性问题。但在今天的高速时代，随着IC输出
; Y) L4 W4 i9 H& @6 s R& q) ~7 F( G开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性- ^$ A) a* |9 P5 J; s+ F
问题。另外，对低功耗追求使得内核电压越来越低，1.2v 内核电压已经很常见了。因此系统+ W. c/ a) v+ P* L& b
能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。1 d4 F0 v5 t* v, i
广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连6 h) `$ m* x# C. W8 r3 R' {, g
线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主
! ]& U0 Z0 [% D要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、/ v J2 Y: S/ U" x, N
地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。
$ K0 e8 r5 R0 n1 ^+ { ~信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如
1 {) w7 O. q% A! c2 L) v. n果采用了信号.上升时间很小的IC芯片，现有设计也将处于临界状态或者停止工作。
3 V# k# |! r9 Y1 @0 I下面谈谈几种常见的信号完整性问题。0 |( R7 D" M' N
反射:
8 v' ]0 b. q. f8 k6 C+ Q图1显示了信号反射引起的波形畸变。看起来就像振铃，拿出你制作的电路板，测
9 {+ i1 C1 m) i% p- -测各种信号，比如时钟输出或是高速数据线输出，看看是不是存在这种波形。如果有，那
* u$ Q- L( r. L' p( {么你该对信号完整性问题有个感性的认识了，对，这就是一种信号完整性问题。! U+ e! i% x# N5 | o
很多硬件工程师都会在时钟输出信号上串接-一个小电阻，至于为什么，他们中很多
& W5 p z6 ?2 |人都说不清楚，他们会说，很多成熟设计上都有，照着做的。或许你知道，可是确实很多人
D ?. K# f; c+ o说不清这个小小电阻的作用，包括很多有了三四年经验的硬件工程师，很惊讶么?可这确实( O$ v0 l& s. ]8 R& \
是事实，我碰到过很多。其实这个小电阻的作用就是为了解决信号反射问题。而且随着电阻
1 U0 G) y9 H. L" C的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。这个解决方法叫阻抗匹配，
' F/ P) C7 a" V E0 {/ `奥，对了，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。
0 ~; \! [9 T0 B+ K. o, ]" J* k$ i6 }3 E
: {+ e: b) Z- B! a# W |
|
/1 
发表于 2020-3-11 10:54
收藏
淘帖
支持！
反对！
发表于 2020-3-14 17:26
