找回密码
 注册
4月份电巢直播计划
查看: 1254|回复: 12

关于Cadence17.4学习使用中的问题

[复制链接]

该用户从未签到

发表于 2020-3-5 10:40 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 linzhi2004 于 2020-3-5 11:26 编辑
2 R6 z) b* B! G! W' e7 b$ N* \
8 A. _2 Q% l8 ]% c# _/ j' p在初次体验使用中,感觉较之前的版本有很大的变化,但orcad的变化不大+ a0 ]" c9 y7 }, X" G

. [- l, \" F* g, c* l" C" [在Orcad 17.4中创建电路原理图封装时,发现如下问题:
  u2 n* @, Z/ L; q* I. D1.Pin Number的数字字符偏上,不是位于每行的垂直中间位置,如为了美观,去调整字符的位置,需要花费时间,
" A0 T1 ~# e8 Z1 h! w 建议后续更新优化,让字符每行垂直居中。8 z* k2 y9 M9 `
在17.2中,就没有这样的显示异常
5 E* p) ?: _: }% p
7 W8 y5 a  i9 p" s; d' r7 J& k# p! E: Y+ f; Z* q; `4 _
2.PIN的栅格点有设置选项及可视,图形和其它属性参数的栅格点没有设置选项及可视
& g( p  J0 v0 G, M3 t" y这样不利于属性参数的字符调整$ f6 V- D9 S% f( G/ p% y
建议后续更新优化9 o4 B8 b! i6 W6 ^7 W* L' ?

- a' {9 v; G  R" q+ o3.图形的线宽(Line Width)种类太少,建议增加!
* T9 N, ?- C1 j6 s3 i在原理图封装中设置的线框的显示与器器件放置到原理图页中图形线宽显示不一样,建议更新优化
8 `% G7 A* O4 P+ c( X8 `$ V% p* W- s8 A& v4 z$ Y8 z

/ c1 g3 z' I: h0 v' |: a( O4.建议增加鼠标中键的视图缩放功能,方便使用操作
0 X- d( Q0 w) Q) Q# h2 W5 v  X* \5.为何原理图封库的数据不采用allegro17.4中封装库的数据的文件夹形式保存方式?
# v  Y+ S5 n! `' D4 ?  F, F' f" b  h- Y! n: Y3 A

2 F% n4 j( ?, v2 U( d( f3 W, }* ]& S8 F; {+ ~6 _' S7 {
01.png
  • TA的每日心情
    开心
    2021-4-18 15:15
  • 签到天数: 305 天

    [LV.8]以坛为家I

    发表于 2020-3-5 14:23 | 显示全部楼层
    已转发给Cadence原厂

    该用户从未签到

     楼主| 发表于 2021-1-6 08:20 | 显示全部楼层
    关于反映的问题:
    5 C1 C% s' v0 Y在Orcad 17.4中创建电路原理图封装时,发现如下问题:% G! N0 D9 k7 u6 k
    1.Pin Number的数字字符偏上,不是位于每行的垂直中间位置,如为了美观,去调整字符的位置,需要花费时间,7 m& S( E9 ?2 b& d% t7 t
    建议后续更新优化,让字符每行垂直居中。, f6 |) T$ U9 u3 ~7 n

    5 C7 m/ Z1 l9 c8 K- S在最新得17.4补丁12中,还是没有改进!0 G7 [- l: s! W3 M

    $ }7 q: e" y+ o6 T6 N
    1.png
    2.png
  • TA的每日心情
    开心
    2021-4-18 15:15
  • 签到天数: 305 天

    [LV.8]以坛为家I

    发表于 2021-1-6 09:04 | 显示全部楼层
    是不是字体、字号的问题?

    点评

    请问你使用的CADENCE ORCAD17.4是否也有这样的情形!貌似与字体字号无关!  详情 回复 发表于 2021-1-6 11:10

    该用户从未签到

     楼主| 发表于 2021-1-6 11:10 | 显示全部楼层
    dzkcool 发表于 2021-1-6 09:04/ U) n( O" s$ j+ y6 E
    是不是字体、字号的问题?

    6 b# l/ N6 ~' J$ m请问你使用的CADENCE  ORCAD17.4是否也有这样的情形!貌似与字体字号无关!
    $ A# a5 T1 e: ~* X2 e* D! u& z% u0 U/ H, a" ?, S
  • TA的每日心情
    开心
    2021-4-18 15:15
  • 签到天数: 305 天

    [LV.8]以坛为家I

    发表于 2021-1-6 18:24 | 显示全部楼层
    还没用到这么高版本的

    该用户从未签到

    发表于 2021-1-22 00:14 | 显示全部楼层
    在创建封装的时候,上下滚动时显示卡顿且缓慢刷新,楼主有遇到过吗?

    点评

    暂时还没有遇到这个现象  详情 回复 发表于 2021-1-22 09:22

    该用户从未签到

    发表于 2021-1-22 08:06 来自手机 | 显示全部楼层
    不补到30号补丁以上,不考虑17.4

    该用户从未签到

     楼主| 发表于 2021-1-22 09:22 | 显示全部楼层
    zhangjinlei2005 发表于 2021-1-22 00:146 U+ A5 c" g" h8 S: [0 f
    在创建封装的时候,上下滚动时显示卡顿且缓慢刷新,楼主有遇到过吗?
    ! s# Q: k; b  p4 c& t% [
    暂时还没有遇到这个现象
    ; }9 K& U  `; d+ E
  • TA的每日心情
    慵懒
    2020-7-23 15:16
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    发表于 2021-1-22 09:31 | 显示全部楼层
    你们的补丁都是自己手动打的么,还是借助老吴(吴川斌)的破解大师打的呢。

    点评

    先安装补丁,再用老吴的工具破解!  详情 回复 发表于 2021-1-25 17:39

    该用户从未签到

    发表于 2021-1-22 10:11 | 显示全部楼层
    allegro 17.4安装在win7下,在出图artwork时,选择各层添加的那个界面框不能拖大,导致层的名字遮住显示不全。比如添加 SILKTOP , Pakeage geometry/silkscreen 到了这里框子太小,后面的字看不到,界面拉不大。毕竟subclass名字看不全,不确定是否正确添加了。/ F  i. p7 z. ]: r  b9 [9 B

    该用户从未签到

     楼主| 发表于 2021-1-25 17:39 | 显示全部楼层
    不要忘记了 发表于 2021-1-22 09:31
    / a; M8 ^& K8 V. a8 n! `你们的补丁都是自己手动打的么,还是借助老吴(吴川斌)的破解大师打的呢。

    ' Q* h+ ^6 k4 s  d0 L/ f" H先安装补丁,再用老吴的工具破解!0 W2 }+ s4 x, V, Q
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

    GMT+8, 2021-4-20 14:53 , Processed in 0.078125 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

    快速回复 返回顶部 返回列表