PowerSI自动去除小尺寸的过孔怎么解决？

qhpts

请问各位专家，用PowerSI直接打开mcm的封装设计文件，进行S参数仿真，仿真结果显示S21<-50dB，保存时有以下警告：
WARNING [Open Net]: Net PCIE_AVDD contains two or more disconnected sections.
1 P# j9 }: ]! u2 c9 tWARNING [Open Net]: Net PCIE_PHY_TX1_P contains two or more disconnected sections.
WARNING [Open Net]: Net PCIE_PHY_TX1_M contains two or more disconnected sections.
WARNING [Open Net]: Net VSS contains two or more disconnected sections.
打开3D视图，Top层到第二层的所有via都没有了，见图片
! k! m3 h% C" t  l& e7 \5 B应该打开设计文件时，PowerSI直接把小尺寸的via忽略了，该怎么设置让软件保留呢？
$ t; c/ [7 k; j. |" _

dzkcool

打开以后是不是没设置过孔参数啊？

qhpts

dzkcool 发表于 2020-03-01 11:10:58
& X8 q. q  J. N打开以后是不是没设置过孔参数啊？

; T3 Q0 V9 H1 c是的，没有设置过

qhpts

dzkcool 发表于 2020-3-1 11:10
/ M9 r( R5 ~; C2 `) G# j5 M打开以后是不是没设置过孔参数啊？

, K3 f0 L# k4 `# ~- X' @3 P你说的是下图中的设置吗？已经进行了设置，还是会把via忽略。这个设置不能在打开文件前进行设置，是不是一打开就已经把via简化掉了？