ddr2的clk能不能变换参考平面？

mening

比如从bottom直接换到top?6层，低层参考品面gnd,顶层power.

honejing

能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。

ijkl080

哈O(∩_∩)O
' d: ~8 \2 o& i/ }" P7 {2 M- t* T
# C1 n2 L6 ^. e1 y+ b/ |' Y潜力贴顶个哟

; S' v9 l2 D1 ?; c- J! m
, Y1 B) D6 S1 y4 y+ b( z% j



1 ]- \) g  _9 `* @- F9 G



2 x) N, @6 X0 h) Q0 C; |- y





$ H+ H% F/ |- ?$ R- P
, z" |: f2 h( O% H( p% K- O: z
! J5 w( z7 I/ @5 x( u3 n! C* ?

# A9 r' n4 b( m, W' M# u


' ~' q( d. t: j8 B' D5 ]5 R
7 w) \7 ^7 C7 z: m4 j别和我谈理想,戒了!安必信第四区女装d1优尚网乐友网芬理希梦

yawyw

最好还是不要换的好
DDR2 的Clock SI 要求比较高,还是用地做参考层比较保险

iversn

学习一下

xlfu

有的人也说把CLK放到中间层走线，EMI方面会好些，到底怎么样做更合适呢

shark4685

能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。
$ X8 l! e/ O( b  V8 I- Rhonejing 发表于 2009-11-14 17:17

支持！
$ t+ V# i: Q/ o5 _* h, n) s. |; o# R
' u0 u( w+ o5 [, b1 U9 l如果设计者的实际情况要考虑EMI的话，布在内层对EMI的抑制是会好点！

cwfang

回复 7# shark4685

( e3 g- X  N0 k0 O2 g! S8 c
+ ^/ W9 _. d. c" e    只要两条线同时换层 有一样的参考平面，应该没问题的吧

jang2lin

xlfu 发表于 2010-8-14 10:50
有的人也说把CLK放到中间层走线，EMI方面会好些，到底怎么样做更合适呢

各位大虾，clock一般是在哪层走线呢？？？求解释
( z+ }, I* a% R; w" e4 U

ggm_1029

CLK要放到中间层走线，EMI肯定会好很多，放在top或bottom，虽然EMI测试也会过，但是波形会很难看，建议放在内层。

sphai

放在中间层比较好。。。

jomvee

honejing 发表于 2009-11-14 17:17
% |  A( H1 C( z" ?能不換最好是不換，非換不可，就要注意兩條同時換，保持走線幾何平衡。

9 L+ T+ x  y8 L" S. z& T参考平地到电源的转变，在换层处加颗power的去耦C，连通回流路经。这样会不会更好

qiangqssong

如果电源层为DDR2的电源则问题不大，只是注意在换层过孔附近打一些地孔以利信号完整性就可以了！！！

lzscan

换层会导致返回路径的不连续，以及由于过孔引起的特性阻抗变化。
/ y2 q# o0 n3 H+ x5 G2 b5 {9 l中间层相比于外层有更好的效果。简单理解中间层起码两个电源或地平面夹着，而外层却有一半是裸露的。

junliti

见过一些芯片手册还要求参考自己的电源平面而不是地平面呢，clk不到万不得就别换，换也得在边上搁个适当大小的电容提供回流路径，否则，速度高点的话，出问题，有得折腾呢，另外，对于走线来讲，总得有优先级吧，重要线肯定先走才是，事先肯定也是要先规划好才对