TA的每日心情 | 擦汗 2020-1-14 15:59 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
信号跨区走线的另外一种策略- f: b8 N! J9 m' |: D: ?7 G) [
当信号参考电源平面时,由于电源平面经常被分割,致使信号不得不跨区走线,这时,大多采用的方法是在两个区域间用电容连接作为回流路径;这个暂不做讨论;4 o* \$ X r, ?/ R' D; y% p, e
这里我们讨论的是另外一种方法;0 J7 S5 C- w6 x. K! o
假设叠层结构如下图所示:6 a4 d: u% Z# X1 S
% I2 }3 W! u/ g
信号 Signal X 从源IC 脚 出来 走TOP Layer(参考GND) 经VIA到内层(参考电源 POWER 平面);再由内层经VIA 到TOP Layer到目的IC 脚;
4 N G. [% d" W由于POWER层 被分割,致使该信号Signal X 跨区走线;-----(这里参考平面由GND 换到电源POWER 产生的影响 暂时忽略;严格来说应该在 VIA 就近放置一电容连接该电源于地之间)* A3 q1 V" x4 m6 p
策略如下:8 p8 t, S# \/ `" C. C4 q
因为TOP 参考GND; 经VIA到内层后,在该层增加一条行的GND线 做回流路径; 示意如图:" a# t1 i0 o, e. u0 K& D
1 M) P) I; b3 A: ?6 {' w
讨论: 这个情况下,对于信号的完整性的影响 如何?
+ B8 c- O9 H( C/ c1 ^; w. o个人认为,此方法可行,保持了参考平面的连续性,还可以避免由于跨接电容引起的噪声;可以满足信号的完整性要求,也省去了跨区的电容;
, g) O0 K+ p9 n5 d# _有个问题就是:这种情况下,如果对该信号的阻抗匹配有严格要求时, GND与信号的间距以及GND线宽不容易确定;在这种情况下,应该怎么确定哪? 希望大家都来说说自己的看法。 |
|