TA的每日心情 | 开心 2019-11-20 15:05 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
锁相环设计、仿真与应用(第5版)中 第5版前言/ N- b! i# a2 g9 `0 b: Y2 r& I
锁相环历来是线性电路。第一个锁相环是用分立元件实现的,大约在1965年锁相环成为可以使用的集成电路。这些集成锁相环中的第一个是线性器件(LPLL),基于半导体技.术,类似那个时代的运算放大器。几年后(大约1970年),有了第一个可以使用的数字锁相环(DPLL)。但我们观察它们的电路时,可以知道,仅仅鉴相器是逻辑电路,而其余部分(压控振荡器VCO,环路滤波器)仍然是模拟电路,因此这些锁相环是混合系统。在这本新版本的书中,我们把LPLL和DPLL两个类型结合成- -类,称之为“混合信号锁相环”。于是,现在两种可以使用统--的理论阐述,大大地简化了分析。
, s* o' D& @5 u/ C' l" O& u( ], d
第1章是简短的引言,介绍锁相环领域的情况。第2章安排涉及混合信号锁相环的理论,设计和混合信号PLL的应用。讨论了不同类型的鉴相器(线性的和数字的),具有电荷泵输出的鉴频鉴相器、环路滤波器(无源和有源)以及压控振荡器。给出了典型混合信号锁相环的应用,例如重定时和时钟恢复,控制马达速度等。: H+ i; ]1 h- K+ x. g
6 F6 Q' R/ c9 w6 h( G, M" K9 i5 B7 _5 O/ k) J5 N
因为频率综合器是DPLL数字锁相环最重要的应用之一,所以单立第3章深入讨论数字锁相环频率综合器。因为相位抖动和寄生边带是频率综合器最烦人的现象,我们给出了不同的解决这些问题的方法,即抗齿隙式电路和高阶环路滤波器。此外,还分析了整数N和分数N两类综合器并说明后者可以非常快地捕获锁定,其特点是在跳频(扩频)应用中具有很大的好处;最新一代的移动电话中,扩频技术将越来越重要。接着说明了简单的频率综合器可以单环实现,而高性能系统中必须使用多环结构。
$ W' x4 D2 U7 |# p2 K- P I" b& x) S. `1 j% n
6 z7 F, l* N% r' y6 l因为在许多综合器应用中必须采用高阶系统(滤波器),第4章讨论了这样系统的设计,例如高达五阶的锁相环。在高阶环路的设计中,安排极点和零点的位置会是一项困难的工作,利用作者开发的新方法,基于波特图,可以非常容易地进行高阶环路设计。同时,利用作者开发的程序(在随书附有的CD-ROM中)可以轻松实现系统。该程序可以自动设计和分析高达五阶的锁相环路。该主题在第5章讨论,其中还包括了许多设计例子。在综合一个锁相环电路时,这个程序可以用于模拟系统的动态性能.即锁定和失锁过程。为了研究锁相环在噪声情况下的性能(这在实际中是一- 般设定情况),用户可以添加任意水平的窄带或宽带噪声。最终,程序显示综合的锁相环波特图和环路滤波器电路图,包括元件值。
: s: R2 E5 y9 [9 \2 X* }
! y5 z* S' T) G9 B5 O3 z+ o
4 ~& ^' v7 G6 z
. u0 V, F% s3 Q6 l7 c) p. u |
|