找回密码
 注册
关于网站域名变更的通知
查看: 981|回复: 4
打印 上一主题 下一主题

[仿真讨论] 信号完整性测试入门——下

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-12-2 14:59 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
       经验法则是一种可以广泛应用于多种情况下的原则和方法。在SI设计中,经验法则用于粗略估计某种参数或指定设计中应该遵循的原则。比如,FR4板材上信号的衰减大约为0.1dB/inch/GHz,这种经验法则可以在设计之前快速粗略地估计信号可能有多大的衰减。, _$ W: F" b: z4 d; p* T* c; Y/ V

1 M* l6 c. e) x5 Q5 oSI设计是个性化的,对于局部总线,关注的仅仅是本身的质量,对反射、串扰、电源滤波等几个方面的设计就能让电路正常工作。在高速同步总线(如DDR)中,只关注反射串扰电源等基本问题还不够,信号波形本身质量好,不能保证电路正常工作,还需要满足时序要求。时钟频率很高时,设计的重点应该落在总线的时序上,改善信号本身质量的目的最终还是为了满足时序要求。在时钟电路中,设计的重点在于保证时钟边沿的单调性、时钟频谱的纯净度、时钟的抖动等性能指标。* B6 Z$ J# n% h, V/ P
* a, m8 n1 D, R, q

- l+ _1 m9 g& n# P7 v, a3 Y时钟边沿单调性:
2 R! a; N9 d3 l8 ?
8 E: D: [: ?. [8 X$ J4 T( pBW=0.35/RT     其中BW为带宽,RT为上升时间。 以FR4材料为例,每英寸信号延迟为180ps左右
3 q, |" G) |4 ~1 [1 _
/ O8 b# N0 x* a( E( I% @4 e

  I# y) C- G9 H& Z# T9 ^" f
! X2 x- Z$ ~6 d/ N7 s
4 ]/ }8 o5 M/ m0 c8 }6 f5 V9 o1 O$ Q+ m0 a7 @* T- o
0 L' y2 ]4 W) j6 ]7 D, i

该用户从未签到

2#
发表于 2019-12-2 18:24 | 只看该作者
还分上下篇啊

该用户从未签到

3#
发表于 2019-12-2 21:57 | 只看该作者
还分上下篇啊

该用户从未签到

4#
发表于 2019-12-2 21:58 | 只看该作者
给力,值得学习
* _( v3 ^7 h7 c8 P7 T' D7 }$ C2 E

该用户从未签到

5#
发表于 2019-12-7 21:27 | 只看该作者
谢谢分享

“来自电巢APP”

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 07:35 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表