为什么assembly_top层要画成这样？？？？？？？？？？

lofeng

如下图所示：

2 t3 E! \" D% {+ y& J9 x! k+ `

zwhappy08

没关系的，个人爱好吧

lofeng

哦 是这样的啊
( f  ?# S8 ]6 P4 {' z! q看到别人用Allegro画好的PCB中，有的封装中assembly_top层是这样画的，而有的不是。有闹不明白是什么作用
$ i. Z. @8 [5 F% h, F# L" j这样画也太麻烦了，不知有多少朋友有这样画的？

旅客

这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。

lofeng

这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。
旅客 发表于 2009-9-14 16:45

这样看起来确实比较直观 但是画封装时要花更多的时间，这样是否值得？
; W- u" H- Q. K8 f7 ~; C! k  \
' E( k. C6 J1 x+ T& T1 S- q1 |. U, w“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解，还请详述~~

zhuyt05

这样看起来确实比较直观 但是画封装时要花更多的时间，这样是否值得？

9 u& q2 T, ?2 T  f% g“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解，还请详述~~
6 u; G) n# W5 `. r3 i( Y. Flofeng 发表于 2009-9-14 18:19

' ?- q. p- t% l8 O+ d3 _
3 F, I/ {7 Z, o+ V( f有些大公司封装是有专门的部门，专门人员负责制作的。如果是自己制作，那真是麻烦死

lofeng

有些大公司封装是有专门的部门，专门人员负责制作的。如果是自己制作，那真是麻烦死
  a4 ^( C0 z0 w- Lzhuyt05 发表于 2009-9-15 12:11

- I" ?; }/ @6 U: j个人使用 没有办法 只能自己做
等以后工作了可能会好点

zjz_103

kan kan