【EDA365首届PCB设计大赛】之【68号作品】

kakala

对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回来测试稳定性如何，如果OK，后面做项目时可以考虑这么做咯

花花999

好作品，必须得支持！

夜将白

支持支持支持

小奶猫

支持

457958672

kakala 发表于 2019-11-29 11:22
5 Z* w5 e+ y0 N! }0 x3 L0 U对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去

Colbyzn

支持

Colbyzn

支持，支持

爱在边缘

支持

Shaosiyu333

457958672 发表于 2019-11-29 14:17:37
# f& [* q# x% E% J2 j  a0 e[quote]kakala 发表于 2019-11-29 11:22
# m# l# H5 }( A8 D对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

4 ~" f) j7 [- D7 X0 ~% O- x4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
: r" I  s6 s. Y! ^3 e/ c8 q6 r6 o[/quote]

, F% K' y, m0 g* W# T! t是的 应该包地的 直接同层参考就好了 想的少了 多谢大神指教～
0 V- u3 C, o' R* ~, N. }; A

kakala

457958672 发表于 2019-11-29 14:17
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

谢谢分享经验
$ }! ]! K7 R1 g0 ?1 s1 O4 o2 z

王小白

支持

457958672

支持！支持！支持！

457958672

Shaosiyu333 发表于 2019-11-29 14:42
) Y  ]7 d' m0 r; F, ]9 W4 R4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

* r" h1 [3 G6 B原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
) z- ]5 o+ w) I6 f3 G* u+ y

长念

支持支持支持

Shaosiyu333

457958672 发表于 2019-11-29 16:09:39
, z7 x" r! _; v% E' N[quote]Shaosiyu333 发表于 2019-11-29 14:42
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
[/quote]
* X( b& y) C! N- e$ i4 Z% x0 q
唉～抠抠嗖嗖公司出来的 成本抓的严啊～不过跟大神学到了 嘻嘻
# m% o+ i- e6 w2 J; G* C/ z