【EDA365首届PCB设计大赛】之【68号作品】

kakala

对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回来测试稳定性如何，如果OK，后面做项目时可以考虑这么做咯

花花999

好作品，必须得支持！

夜将白

支持支持支持

小奶猫

支持

457958672

kakala 发表于 2019-11-29 11:22
# Z0 O# U% o5 L9 E0 n# Q( n对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
7 g4 z' a7 x* |

Colbyzn

支持

Colbyzn

支持，支持

爱在边缘

支持

Shaosiyu333

457958672 发表于 2019-11-29 14:17:37
8 u- c, c' n' e6 u! _[quote]kakala 发表于 2019-11-29 11:22
: }$ ]0 s. ?1 J对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

2 _- \! y: n% @. N# c) Y4 [4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
3 ?0 e4 F1 n5 U; n0 i[/quote]
* g5 i8 g+ D: g  U
6 z) @: H- s3 a* ]7 Z是的 应该包地的 直接同层参考就好了 想的少了 多谢大神指教～

: p9 G0 Q8 Q3 A4 ]# Q) A& M! ?0 s

kakala

457958672 发表于 2019-11-29 14:17
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

谢谢分享经验
/ t; X5 ]* q' E' R) B, w: m8 v

王小白

支持

457958672

支持！支持！支持！

457958672

Shaosiyu333 发表于 2019-11-29 14:42
4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
: Q% {: A, g( Z$ M

长念

支持支持支持

Shaosiyu333

457958672 发表于 2019-11-29 16:09:39
& t9 E5 h# D  f. T) e1 l9 ?, W8 s[quote]Shaosiyu333 发表于 2019-11-29 14:42
' P8 l- E" c/ j; a( V6 _7 K3 G# K4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

4 _9 b: S/ o3 c* E( w: d) s& E) f原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
[/quote]
/ d+ y  r! i. N% p& E$ K
$ E7 B6 u  [  x9 w% Y8 r( M% R5 F唉～抠抠嗖嗖公司出来的 成本抓的严啊～不过跟大神学到了 嘻嘻