本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 电磁兼容&安规论坛 › 高压缩小为低压时，PCB如果布局合适
返回列表 发新帖
查看: 451|回复: 2
打印 上一主题 下一主题

高压缩小为低压时，PCB如果布局合适

[复制链接]
木满天下

该用户从未签到
跳转到指定楼层
1#
发表于 2019-11-23 21:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
/ _$ b/ z0 f& H: v# B( l
如图，进来的信号是DC0V~DC150V,经过OP缩小后为0~3V.PCB布局时，OP是并不是要远离进来的信号Ch1_Bat+,R32和R43靠近进来的插头，还是R32和R43要靠近OP。如何布局更合适些% e2 D# {( J# C* a

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
hsmine
  • TA的每日心情
    开心
    2020-11-18 15:53

    • 签到天数: 33 天

    [LV.5]常住居民I
    3#
    发表于 2019-11-27 08:52 | 只看该作者
    还是靠近运放较好  走线短 阻抗影响小

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-23 23:37 , Processed in 0.078125 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表