[讨论]CR5000中CHIP 之间设置间距问

evatan

今天在看DFM标准，联想到了如果CR5000中如果能在DESIGN RULE 中设置各种CHIP 或者 IC之间的距离，这样一开DRC就可以避免很多违背DFM标准的CHIP PLACE了，工作量就节省了很多了。
* w* f; W$ \/ s" v
% c7 g; L- ^0 W+ H/ }但是DESIGN RULE里面好像涉及CHIP间距的就是SMD PIN与SMD PIN之间的CLEARANCE。不能实现各种CHIP 或者 IC之间的距离有不一样。
: C! {% \6 q  r6 H* Z- j+ _( O. w
, k' ^/ W5 o. p6 A# w* O也就是标准如下的情况下
9 N6 e/ f$ d5 }! I0 f7 r# J
1608与1608之间间距最小为0.5MM
$ v' t  [" r. V/ B2 L9 ^1 ]: r# c
9 q0 m& d7 Y! E1005与1005之间间距最小为0.4MM

CR5000不能做DRC设定，最多只能设定SMD PIN 与SMD PIN的间距
3 T* o( N  J5 o4 w' b4 o  \
0 q8 G: P) l# q" l不知道其它画图软件是如何设定了

rx_78gp02a

mentor expedition2007可以设定不同封装类型之间的距离，比如bga和smd的距离，smd和smd之间的距离，直插封装与bga的距离等，不过不能指定某个封装做特殊设置，比如某个器件和其他ic的距离，只能是类与类的设置

evatan

可能是我太菜鸟了，不太会设置CR5000
4 F+ r2 b* M8 U( o- h. o- X6 w看来MENTOR能做类的设置不错啊，明年要玩一下先
虽然LAYOUT 懂得方法是最重要，但是工具的一些设置对效率很有帮助啊

hw10425

在CR5000里也有这种设置啊。比如bga和smd的距离，smd和smd之间的距离。
. W- j1 u! u2 O在Module->Edit Design rule->Placement，有个Comp. DrcGroup Clearance,在这里可以设置Small,Large,CSP,Shield等相互的间距。

evatan

感谢楼上的兄弟
% t0 F/ a; y, l5 s0 p1,关于chip的间距，我的CR5000只能在Module->Edit Design rule->Placement中简单的设置Component Area-Component Area这里设置一个。设置之后无论BGA和SMD间距，还是SMD和SMD间距都是这个值了
+ Z* d: y+ E% A4 w7 }8 k0 w* t! e# }6 T2，而Comp.DrcGroup clearance这个功能进入不到，进入的话提示：No"component DRC Group" defined in neither package nor Footprint library        
" Y2 K! Y- i9 @1 Z. S1 \  q    是我的Library 没有设置吗？我没有权限进入Library进行操作。所以不清楚里面的设置

hw10425

赫赫，我不是兄弟。。。
刚才试了下，是需要在Library里进行设置得。

evatan

' T9 _6 F" B& g/ H% Z/ \抱歉~~呵呵
( g& R* U( u0 ^* G% G# X# h没想到是MM，而且还是高手~~~失礼失礼。以后有不明白的问题要多向你请教