找回密码
 注册
关于网站域名变更的通知
查看: 276|回复: 1
打印 上一主题 下一主题

FPGA的vhdl语言中process for loop循环怎么理解?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-11-14 15:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
process(a)2 h* k  k* P( a
begin; n5 N% r( p  `' ]- x# s
for i in 1 to 27 loop8 t' z4 V% t# X& u4 ~6 ^/ G
当a变化一次 for循环执行几次?# f& H# D2 ?( |+ L0 Y2 P
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-19 23:01 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表