|
在高速设计的时候考虑到阻抗匹配,通常会在金手指和ac耦合电容的pad下面会挖掉参考层。+ a m$ N' G D; y% M; y
原因是一般来说走线的trace比较细,这样结果pad的时候,pad比trace宽很多,所以在pad这边就会出现低阻抗的问题。所以通过挖空pad的reference,这样参考的场面就是更远的shape了,阻抗肯定会比原来的高。
" C' B( x, c, F5 y% h: I! W/ m一般也没有去计算,反正肯定改善了一些。当然可以计算出是改善的阻抗是多少。不过一般也不会做到绝对匹配。
5 t: v' W- p4 o0 F2 T- S! e当然,如果你的trace和pad一样宽或者更宽,让就不用挖了。不过就目前的smt的器件和金手指,一般是24mil,40mil,而线宽很少超过10mil的。所以一般来说还是会挖掉pad下面的reference 面的。
" L% x y! r: t6 S# I0 a) N7 C- u: A, ]% Q8 `* V
补充内容 (2011-8-21 12:46):! b, m* f% D* O& ^ `. z
还有一点要注意的,就是到底要不要挖。
& n! R" M- X2 @& M5 O我们上次做的一个设计是跑6G SAS 信号,但是在做si的时候发现不能通过SAS spec,其原因是挖掉以后铜箔的shape竟然导致共振,所以最后又改为不挖; 从这一点来看,要通盘考虑。 |
评分
-
查看全部评分
|