关于VX2.5里长度设定，有两个问题向各位大神请教

三朵云

/ V. K& N* K$ p# f2 |
关于VX2.5里长度设定，有两个问题向各位大神请教：

& X1 w# w  `6 b- a* ?1：是否有针对pin pair 等长组的简便设法？我目前的设定是要对net逐一设定pin pair，然后用match或者公式来设定长度匹配，但这样如果要等长的pin pair很多的话，设定Pin pair的工程量太大了，很慢。
; h! M" N$ W$ N( O& }; P有没有类似allegro那样，先对一个net做topology,然后应用到多条net的方式？
1 m( M1 q. `9 m! x( ^9 Y) ]1 D2：对于像DDR 走 T 点的方式，是否有针对T点的pin pair等长设定方式？
& b. }* E* \) W. h3 G4 }1 ?5 K, l比如，从CPU到T点，再从T点到各RAM， 要设同一个T点到两个RAM的长度等长。有没有方式可以设？

. j) }- w+ O. |9 O8 d+ P

老吴PCB

1. 你可以做一次，然后创建template, 然后将这个template应用到类似其它网络。
2. 方法1，可以设定from to  方法2 可以设定VP点，然后再用Match Group的设定方法做等长

三朵云

谢谢，虽然不是具体步骤，但让我有信心去找这个功能，我再尝试。
) r# Z" `: D( t) b! E% |感谢 @老吴PCB

ambraid

学习

micgieo

学习