找回密码
 注册
查看: 414|回复: 2
打印 上一主题 下一主题

cyclone iv由接一个DDR2到接两个DDR2的接线方法

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-10-25 16:10 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA原来只有bank3和bank4接了一个DDR2_1,现在我要再增加一个DDR2_2,数据线接到BANK7中,采用地址线和控制线复用的模式,也就是说DDR2_1和DDR2_2只有数据线DQ和DQS,以及DM网络不一样,其他都一样的,请问这种接法可以吗?% T2 z# e. A3 J6 \3 {& O

ddr2_1.png (76.47 KB, 下载次数: 0)

ddr2_1.png

ddr2_2.png (77.14 KB, 下载次数: 0)

ddr2_2.png

该用户从未签到

2#
发表于 2019-10-25 18:53 | 只看该作者
理论上可以吧。

该用户从未签到

3#
发表于 2019-11-6 09:46 | 只看该作者
这就是位宽扩展,常规用法。具体引脚分配要看FPGA引脚情况。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2024-12-27 10:33 , Processed in 0.093750 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表