|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 這侽孓譙悴丶 于 2021-3-5 17:05 编辑
$ S8 y0 t% o5 n* U4 e$ D: z/ w. X) _; {$ D W/ g, Y: T& v3 Z
作为allegro专业layout的我们，由于设计软件的限制，有时候客户提供的原理图可能是AD或Power Logic绘制的，而AD或Power Logic的原理图转成orcad原理图后可能存在丢失网络或器件的风险，无法直接用来输出网表导入Allegro设计，如果对转换后的原理图进行修正得整个原理图从头到尾彻底检查一遍，这个工作量以及存在的风险对于我们layout工程师和硬件工程师来说可能都不太现实，如果能将AD或Power Logic原理图产生的网表转成Allegro格式的网表，那就能导入Allegro里面设计了，就不需要转换原理图了，省事又省时，这是最为简单方便又靠谱的方法了。
3 K- E! m7 o& S8 X2 c! j+ W$ H9 y) ]- E1 V% g
6 k. w- p( \5 E. t
3 x0 C, f4 o$ e! V3 n3 R9 ?5 S3 e/ ~2 \4 ~7 i, {. ]0 L
: X+ C R4 u) t( e
, h! T: ~3 Q) P9 V, K' S5 w6 ]% z; V! R; s7 n# H& }
9 M0 a- f2 g: `- d
; @2 e9 y2 Z" Q( x5 ~
0 g8 J. A8 q! q8 O
+ Z0 l- _8 @' v9 C% L+ R0 L. q% `2 o, n0 }3 S$ m
* D1 m4 O) T, W
! h9 U! U9 Z: j! B6 D3 T, p
. z+ E- o" b4 i1 W! {4 k6 P. F) i$ V: ]9 E! ?% s
, g8 O% s! Y& Q9 D% ]) y0 [3 k
4 y/ h c8 e. o/ h4 m
5 b, G3 W! Q7 m/ }( e; L7 _( Q/ s3 M# z* `' @: B; o
0 `3 A# j3 c; y( x) J$ ]& h. Z- l
4 r6 ^' U# a! q& C) s5 w# l |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2019-10-15 17:23
收藏
淘帖
支持！
反对！
楼主
发表于 2019-10-25 16:50
