ARM 基础知识记录

mytomorrow

1.ARM: Advanced RISC Machine 高级精简指令集计算机
5 E  y/ s) T7 i6 N2.RISC: Reduce Instruction set Computer 精简指令集，周期执行等长，固定指令长度
# X0 c$ ^. k6 \7 z, a
' l. z, V% g+ [9 W3.哈佛与冯诺依谩的区别：
% ^6 }; H9 u4 R& O
+ h! }: o5 X4 A5 q. z  t5 f    CPU在一个周期内能否同时操作数据和指令instruction cache 和data cache分开为哈佛结构，没有分开为冯诺依谩结构    Note: ARM7三级流水线冯诺依谩结构 ARM9五级流水线哈佛结构

; z) F2 b' p8 x0 [ 4.ARM特点： 低功耗、移动手持设备

5.编程模型： ARM 32位架构指的是数据总线<---->字

6.工作模式： 7种工作模式            usr 非特权模式|------------------|空间共用            system  系统模式|
            FIQ 快速中断模式|
            IRQ 外部中断模式|
0 \3 A8 m, ?! t+ G! [4 L  ~% U5 o0 C7 d            abort 异常模式 |异常模式  
            undef 未定义模式 |
! f# M1 }) i4 P+ m$ n/ [' |7 l            supervisor 管理模式 |

1 _1 d4 y/ z) d7.寄存器： R13：SP栈指针。R14：LR 链接返回。R15：PC 程序计数器
' H8 l) O: b6 Y% u4 {4 P& s
2 \# H, ]% a& G 8.ARM有37个32位长的寄存器
2 a8 t% Z3 A+ u: O: E    1个 R15 PC(Program counter)
    1个  CPSR(Current program status register)
    5个  SPSR(saved program status register)
    30个通用寄存器
     R0-R12:五种模式公有 除FIQ（usr 和system算一种）13个|
    FIQ:私有寄存器R8-R12             5个 |30个通用寄存器
    R13:R14:六种模式都是私有的           2*6=12个|
    PC :公有 1个
    状态寄存器：CPSR 公有1个
! ^% \) Z) W4 }" a    SPSR 私有5个（usr没有）
    Note：(Crotex A  中monitor又多3个，一共是40个)

. r  ^2 @0 {+ f8 ~9.CPSR 当前程序状态寄存器 current program status register可以在任何处理器模式下被访问
) K' T. P" ]% M        1)ALU (atithmetic logic unit,算术逻辑单元)状态标志的备份
# O' C& N$ b1 q3 n        2)当前处理器的模式
        3)中断全能标志
        4)设置处理器的状态(只有在4T架构)
6 A" f4 A3 y3 }* E$ `
10.CPSR复位后 进入supervisor模式，ARM状态
  p4 T( u: z2 }. g# q
11.ARM状态32位4字节对齐，特点最后两位无效为0.PC的bit[1:0]=0
  h) `7 `9 C$ \8 `
12.当异常产生时：   
$ }7 G1 p, _# `        1)系统会拷贝CPSR到SPSR，设置CPSR状态
        2)返回由程序员恢复SPSR-->CPSR
* P; l% H2 `! O! s: T
8 l7 j$ U9 R/ ?; W; D! t13.ARMv4所有指令都是条件执行。ARMv5有一条BX非条件执行
1 o$ m( K' k6 b5 f3 a: S
( Y/ }  m" \) [14.Thumb代码比ARM代码的优势
7 g' W0 g: H1 c/ w' H    1)代码密码是ARM的65%
; `1 h4 N7 N+ x4 @- g4 f    2)方便窄内存操作
! H: ^2 ^4 X" f. w. b! V0 |2 R1 S
/ N5 Z$ I: Y2 \3 w, ^15.DMIPS: 一秒种执行的速度.CPI:指令执行的百分率周期/指令
5 ?; [$ u9 y6 S6 B8 ^% L0 g
/ D: I! l6 Y$ X16.指令流水线结论：
" ?# }  n, W, A    1)Execute Address=PC-8
- D# n8 Z  P, Q; p) d6 u: X& u    2)IRQ的lr=PC-4.  BL、undef:lr=PC
( t7 Y, j. M# m1 H) W    3)LDR互锁条件：LDR的目的地址在下一周期的源地址出现
5 |/ }% \0 N3 c: v* e4 b! D3 l' p    LDM(多内存操作)的条件：最后一个寄存器在一个周期作为源地址使用
2 }6 t: l- S; O4 I" q
5 M# L, h. r' z5 X* U6 E/ R) Y17.ARM9E: E支持DSP。ARM9TDMI：支持调试，IDE
7 O" M# K9 z" c7 c* S' O. Q
18.在流水线的第二阶段 译码decode读寄存器


1 Q3 E. b& H8 X! p  g

fanichicl

ARM 基础知识记录。