找回密码
 注册
查看: 587|回复: 1
打印 上一主题 下一主题

PCB电磁兼容检查表,还有没补充的啊

[复制链接]
  • TA的每日心情
    郁闷
    2022-1-17 15:17
  • 签到天数: 64 天

    [LV.6]常住居民II

    跳转到指定楼层
    1#
    发表于 2019-9-23 11:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x

    - X$ t6 P" E5 W% m检查要素                检查结果        备注6 r) p% O) ?" U* }
    选材与层叠设置        PCB层叠设计是否满足阻抗控制要求               
    ' p$ T' P$ ~% T7 y  K- X1 j  B        PCB设计的材料是否满足信号速率及应用场合的要求                ) U4 s* ~$ b9 P+ u9 u
            层叠是否方便生产及做到叠层结构对称               
    4 l$ r9 _2 `  \与电源、地平面相关事项        电源平面相对相邻地平面内缩(建议内缩20H)                / \8 b! {4 {9 a+ v! ]) }
            关键布线层是否与地平面相邻,优选两地平面之间                * ]' j1 p0 r  z+ k+ C. j: R
            电源、地平面分割是否合理                ! G0 Q1 M0 J3 E9 S/ G
            布线层在相邻平面层的投影在完整的同一分割平面区域内                / U2 |' m# J, Y; k4 q
            主电源平面做到与对应地平面相邻及间距尽量小                2 J4 U" J7 G, F& {
            元件面的相邻平面是否为地平面                / o+ k9 F  {# r- C" q3 \
            尽量避免密集过孔、反焊盘等导致的参考平面缝隙长度过长                - m1 m1 ~- Y8 |$ C) P8 _4 V6 t2 q
    电容相关检查        电流变化较大的区域放合适的电容,如电流较大的BGA下方需放电容               
    5 @2 l& N6 X( Z9 Q2 e& r9 u        高速信号PCB电容的设计是否合理(可以通过PI仿真确认电容的容值、数量及位置)               
    ; R6 d8 J: [; |. b        滤波电容的电源、地做到电感最小                & I& \$ v1 F+ }) E6 D
            在单、双面PCB中,滤波电容的走线先经滤波电容滤波,再到器件电源引脚               
    8 Y* m+ k( H$ ]3 _4 `! g6 i        在单、双面PCB中,如果电源线及其回路线相距很长,可在两线间增加高频滤波电容               
    . }* M; n+ H; d: N+ ~$ d' Q; L布局检查        PCB整体布局参照原理功能框图,按信号流向布局               
    - ]+ g; h" w( O+ W4 X, v) I6 }' R        敏感性器件要远离PCB板边摆放               
    & m1 \- |- N# j/ E        电源模块、滤波器、电源防护器件靠近电源的入口放置,保证电源的输入线最短,电源的输入走线互不交叉               
    0 A" j) ]! }! `7 C5 \2 X        接口处用信号的滤波、防护、隔离等器件靠近接口处的连接器放置,放置原则是先防护、后滤波               
    ) _. M/ `1 R; l! q9 U0 ~        对EMI敏感器件及PLL电路需要隔离或远离辐射源放置               
    8 P, H: e% Z, g5 G% R, [$ _  l3 X$ M        时钟电路拓扑可以通过仿真确认               
    $ k$ M* D" V+ D* l        晶体、晶振、继电器、开关电源等强辐射器件或敏感器件与PCB拉手条、连接器的边缘距离足够,数字电路与模拟电路、高速电路与低速电路是否分开布局                4 _$ e6 n. H. V  b* n# T, E& x
            多种模块电路在同一PCB上放置时,数字电路与模拟电路、高速电路与低速电路是否分开布局               
    7 u& W; b; n' o& Z( G+ @$ ?        高速电路靠近相应的板边连接器放置时,做到速率高的走线尽量短,可按高、中、低速电路距板边连接器是否由近及远依次排布                9 F/ _0 ^! L' A$ D1 m8 U9 Z
            接口滤波器件(如磁珠、接口变压器、模/数、数/模等器件)的输入、输出不跨分割区               
    6 U4 S$ k7 n, ]' n& q2 o" X" i
  • TA的每日心情
    郁闷
    2022-1-17 15:17
  • 签到天数: 64 天

    [LV.6]常住居民II

    2#
     楼主| 发表于 2019-9-23 11:38 | 只看该作者
    布线检查
    走线短,间距宽,过孔少,无环路,回路面积小,无悬挂线
    1 B* `% |7 d7 E+ T+ v: a, A  S
    无直角,对关键信号线优先采用圆弧倒角

    * f; C# M0 G4 h+ `
    相邻层信号走线互相垂直或相邻层的关键信号尽量平行布线

    * I3 k; o" T& Q1 b! [, p+ u- @
    走线线宽无跳变或设计做到尽量满足阻抗一致

    - L0 N3 k6 c' t
    电源及与对应地构成的回路面积小
    9 i5 H4 t' _* G
    共用一个电源、地过孔的引脚数目尽量少
    " x, q. U  {# X4 X; [- D  X
    屏蔽地线接地过孔间距与波长相关
    . E4 B- O6 T6 s/ e
    电流大于等于1A的电源所用的表贴保险丝、磁珠、电感、钽电容的焊表是否不少于两个过孔接到相应电源平面

    3 R2 Z* O, }" v; @; Z) H) q
    差分信号线对是否同层、等长、并行走线,保持阻抗一致
    / E4 v  s" k4 U1 z7 F( ]
    时钟等关键信号线是否布内层(优先考虑优选布线层),并加屏蔽地线或与其他布线间距满足3W原则
    + i, i; v: A6 u; g
    时钟等关键信号线的过孔数目尽量少
    ; I0 C4 ^, O( {% c4 T+ w
    关键信号走线避免过分割区(包括过孔、焊盘导致的参考平面缝隙)
    6 s% V3 m% n0 L  v
    电源滤波器输入线下避免出现其他信号布线

    3 ~$ ?$ x0 r  c$ |
    对于金属外壳接地的元件,是否在其投影区的PCB顶层上铺接地铜箔,并在相应区域开阻焊窗
    % k8 e9 x/ S1 a5 c9 \/ W5 ]
    数、模电路之间,高、低频电路之间,高、低速电路之间布线互不交叉、跨越
    1 f8 G, U6 Q4 F( P: ]: S* S
    单、双面PCB检查项
    如没有足够的空间设计成整块铜,则需要设计成网格状
    " N$ f" Q6 e3 ]8 z
    关键信号线是否有回流地线,且回路面积小

    # h6 f, j9 ]" |( g3 T# P
    去耦电容、屏蔽地线是否接本器件的地电源,地之间的回路面积是否尽可能小

    - n1 u6 E& E( x8 t: J9 s2 R6 P& I

    1 }- c# q- p0 J/ {% [8 n  G
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2024-12-28 02:35 , Processed in 0.078125 second(s), 22 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表