找回密码
 注册
关于网站域名变更的通知
查看: 621|回复: 1
打印 上一主题 下一主题

PCB电磁兼容检查表,还有没补充的啊

[复制链接]
  • TA的每日心情
    郁闷
    2022-1-17 15:17
  • 签到天数: 64 天

    [LV.6]常住居民II

    跳转到指定楼层
    1#
    发表于 2019-9-23 11:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    8 H/ o. }6 H8 d
    检查要素                检查结果        备注
    3 }' X, V+ F  L. P" T选材与层叠设置        PCB层叠设计是否满足阻抗控制要求               
    ! {- J  E4 [8 f# i        PCB设计的材料是否满足信号速率及应用场合的要求                $ V' {- v9 C; @9 g
            层叠是否方便生产及做到叠层结构对称                5 z' s* [* f3 a% n
    与电源、地平面相关事项        电源平面相对相邻地平面内缩(建议内缩20H)               
    4 z$ [0 g3 j& F; o9 j5 N4 c        关键布线层是否与地平面相邻,优选两地平面之间                % d, x9 C! S: o
            电源、地平面分割是否合理                ' z* G8 E' m; C* z# }1 l5 P
            布线层在相邻平面层的投影在完整的同一分割平面区域内                6 M; G( |3 z0 r0 ?
            主电源平面做到与对应地平面相邻及间距尽量小                7 ?( V" R/ p% U0 b: V+ s
            元件面的相邻平面是否为地平面               
    % g0 |2 p1 d/ h( S: @! `; V        尽量避免密集过孔、反焊盘等导致的参考平面缝隙长度过长                6 r& H- E6 Q- R) a6 r
    电容相关检查        电流变化较大的区域放合适的电容,如电流较大的BGA下方需放电容                ' |8 V" y" M# n  _: R
            高速信号PCB电容的设计是否合理(可以通过PI仿真确认电容的容值、数量及位置)                  n" \$ D+ Y3 L' `1 A! |
            滤波电容的电源、地做到电感最小                ! h7 ~% ?2 ?2 O9 j
            在单、双面PCB中,滤波电容的走线先经滤波电容滤波,再到器件电源引脚               
    6 `; b5 ~. @. m" U) v        在单、双面PCB中,如果电源线及其回路线相距很长,可在两线间增加高频滤波电容                / B! l% j$ h* F$ P5 [
    布局检查        PCB整体布局参照原理功能框图,按信号流向布局               
    ; G* C! d* E# d        敏感性器件要远离PCB板边摆放               
    7 a' [( {& {$ Z' p. Z8 i$ }        电源模块、滤波器、电源防护器件靠近电源的入口放置,保证电源的输入线最短,电源的输入走线互不交叉               
    5 M. l- i' W6 @/ H, v$ h2 ]+ v. T( }        接口处用信号的滤波、防护、隔离等器件靠近接口处的连接器放置,放置原则是先防护、后滤波                7 A) N! p$ u2 i! Q
            对EMI敏感器件及PLL电路需要隔离或远离辐射源放置                ( `( H' ]8 A1 L4 Z/ S# f/ v
            时钟电路拓扑可以通过仿真确认               
    4 M8 `+ k; r% T# S) _9 a        晶体、晶振、继电器、开关电源等强辐射器件或敏感器件与PCB拉手条、连接器的边缘距离足够,数字电路与模拟电路、高速电路与低速电路是否分开布局               
    , W  O# ~4 G( m6 A+ }        多种模块电路在同一PCB上放置时,数字电路与模拟电路、高速电路与低速电路是否分开布局               
    3 d# n* ^$ c1 Q/ l# u0 S        高速电路靠近相应的板边连接器放置时,做到速率高的走线尽量短,可按高、中、低速电路距板边连接器是否由近及远依次排布               
    2 y* f& l( f2 S4 J0 S$ J        接口滤波器件(如磁珠、接口变压器、模/数、数/模等器件)的输入、输出不跨分割区               
    2 Q& l5 R/ k, e, I6 `+ i
  • TA的每日心情
    郁闷
    2022-1-17 15:17
  • 签到天数: 64 天

    [LV.6]常住居民II

    2#
     楼主| 发表于 2019-9-23 11:38 | 只看该作者
    布线检查
    走线短,间距宽,过孔少,无环路,回路面积小,无悬挂线

    : I0 W; M6 @1 Z/ A, l+ a3 Z6 u
    无直角,对关键信号线优先采用圆弧倒角
    2 @/ B5 o. H/ H" S
    相邻层信号走线互相垂直或相邻层的关键信号尽量平行布线
    ; T  F! I! `7 [* D6 ^5 i2 x
    走线线宽无跳变或设计做到尽量满足阻抗一致
    # _+ M  c, l6 y/ q& I2 ^' I9 y
    电源及与对应地构成的回路面积小
    4 x* A  z$ k2 F3 f
    共用一个电源、地过孔的引脚数目尽量少
    9 C& e; `( V1 w( @$ Y
    屏蔽地线接地过孔间距与波长相关
    ; ~6 i4 x9 j: F/ ?
    电流大于等于1A的电源所用的表贴保险丝、磁珠、电感、钽电容的焊表是否不少于两个过孔接到相应电源平面
    ; k1 U" O5 B1 L2 ?/ Y) b
    差分信号线对是否同层、等长、并行走线,保持阻抗一致
    . I0 x! G2 T$ W
    时钟等关键信号线是否布内层(优先考虑优选布线层),并加屏蔽地线或与其他布线间距满足3W原则
    9 r7 j* K" s) ?& `
    时钟等关键信号线的过孔数目尽量少
    ; z- `+ d/ _7 p# F( u
    关键信号走线避免过分割区(包括过孔、焊盘导致的参考平面缝隙)
    ) y5 a# w. ]4 z- J0 V
    电源滤波器输入线下避免出现其他信号布线
    , o) g6 l. ]2 _
    对于金属外壳接地的元件,是否在其投影区的PCB顶层上铺接地铜箔,并在相应区域开阻焊窗

    ; B( A+ i8 P2 h0 K
    数、模电路之间,高、低频电路之间,高、低速电路之间布线互不交叉、跨越
    3 V( N6 B8 z$ q3 O, Y6 R
    单、双面PCB检查项
    如没有足够的空间设计成整块铜,则需要设计成网格状

    " V) I7 B$ y, u6 g1 J: z
    关键信号线是否有回流地线,且回路面积小

    + ~. C& n/ ^% x
    去耦电容、屏蔽地线是否接本器件的地电源,地之间的回路面积是否尽可能小

    ! c) _; E3 z4 c  g2 \) W
    & f3 N) ^9 m' a9 Y" ?4 ~& t
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-29 21:43 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表