STM32学习笔记之--DMA

小样岁月

　　一、DMA简介
　　1、DMA简介
  K% ?6 B  ?3 U- `$ E　　DMA(Direct Memory Access：直接内存存取)是一种可以大大减轻CPU工作量的数据转移方式。
　　CPU有转移数据、计算、控制程序转移等很多功能，但其实转移数据(尤其是转移大量数据)是可以不需要CPU参与。比如希望外设A的数据拷贝到外设B，只要给两种外设提供一条数据通路，再加上一些控制转移的部件就可以完成数据的拷贝。
　　DMA就是基于以上设想设计的，它的作用就是解决大量数据转移过度消耗CPU资源的问题。有了DMA使CPU更专注于更加实用的操作--计算、控制等。
　　2、DMA的工作原理
' j" F( ^% ^/ y0 S& X0 S" a　　DMA的作用就是实现数据的直接传输，而去掉了传统数据传输需要CPU寄存器参与的环节，主要涉及四种情况的数据传输，但本质上是一样的，都是从内存的某一区域传输到内存的另一区域(外设的数据寄存器本质上就是内存的一个存储单元)。四种情况的数据传输如下：
- C4 H- h1 @# E- E* X9 Y4 X　　外设到内存
  b: W* e! a4 f+ r　　内存到外设
5 ^+ Z5 Z6 o/ K: b. \5 X( D% I( Z$ i　　内存到内存
　　外设到外设
  ?5 e; I% C$ I4 \& ]0 @　　当用户将参数设置好，主要涉及源地址、目标地址、传输数据量这三个，DMA控制器就会启动数据传输，传输的终点就是剩余传输数据量为0(循环传输不是这样的)。换句话说只要剩余传输数据量不是0，而且DMA是启动状态，那么就会发生数据传输。
　　3、DMA是否影响CPU的运行
　　在X86架构系统中，当DMA运作时(假设我们从磁盘拷贝一个文件到U盘)，DMA实际上会占用系统总线周期中的一部分时间。也就是说，在DMA未开启前，系统总线可能完全被CPU使用;当DMA开启后，系统总线要为DMA分配一定的时间，以保证DMA和CPU同时运作。那么显然，DMA会降低CPU的运行速度。
　　在STM32控制器中，芯片采用Cortex-M3架构，总线结构有了很大的优化，DMA占用另外的总线，并不会与CPU的系统总线发生冲突。也就是说，DMA的使用不会影响CPU的运行速度。
　　二、STM32的DMA结构
　　1、DMA的主要特性
1 F. X2 Z; D- Z1 f# n% Z0 O/ C* V　　● 12个 独立的可配置的通道(请求)DMA1有7个通道，DMA2 有5个通道
　　● 每个通道都直接连接专用的硬件DMA请求，每个通道都同样支持软件触发。这些功能通过
　　软件来配置。
　　● 在七个请求间的优先权可以通过软件编程设置(共有四级：很高、高、中等和低)，假如在相
  {! _2 n- s  M0 d- d9 e2 B8 K7 X5 \　　等优先权时由硬件决定(请求0优先于请求1，依此类推) 。
　　● 独立的源和目标数据区的传输宽度(字节、半字、全字)，模拟打包和拆包的过程。源和目标
　　地址必须按数据传输宽度对齐。
　　● 支持循环的缓冲器管理
/ j: ~' x6 J' ~　　● 每个通道都有3个事件标志(DMA 半传输，DMA传输完成和DMA传输出错)，这3个事件标志
/ g' Z) `0 K4 M5 \7 }' d; d　　逻辑或成为一个单独的中断请求。
　　● 存储器和存储器间的传输
　　● 外设和存储器，存储器和外设的传输
3 U" S" f! j' F. i　　● 闪存、SRAM 、外设的SRAM 、APB1 APB2和AHB外设均可作为访问的源和目标。
　　● 可编程的数据传输数目：最大为65536
. o2 m; D, J; h& i* B　　下面为功能框图：
4 x) V4 z9 E- g$ o" X　　

. m6 s) C- |2 T; Q　　2、两个DMA控制器结构
　　① DMA1 controller
- `) p2 `5 U8 Y' e" l3 ^, g　　

8 M" x" @: e0 W3 v　　② DMA2 controller
2 ]" h  M! U2 N* o, N3 T1 Z　　

　　3、DMA寄存器列表
　　

! o+ i# k/ P9 ^$ y/ Q* |　　① 中断类
　　DMA_ISR： 　　DMA中断状态寄存器
　　DMA_IFCR:　　DMA中断标志位清除寄存器
　　说明：　　DMA1、DMA2分别有一组寄存器。
1 o( H* k0 v* w" x& |1 D' `) `5 s　　② 控制传输类
　　DMA_CCRx:　　　DMA通道x配置寄存器
　　DMA_CNDTRx:　 DMA通道x数据数量寄存器
　　DMA_CPARx:　　 DMA通道x外设地址寄存器
　　DMA_CMARx:　　DMA通道x内存地址寄存器
8 A: C% `' \: A8 O9 s( D; N　　说明：
　　1> 每一个通道都有一组寄存器。
( l% w2 v( S; R9 V　　2> DMA_CPARx、DMA_CMARx是没有差别的，它们都可以存放外设的地址、内存的地址。DMA_CPARx、DMA_CMARx只不过起得名字有差别而已。
　　4、STM32的DMA工作特点
- d' c% a9 g" U" s9 M3 q　　① DMA进行数据传输的必要条件
　　剩余传输数据量大于0
　　DMA通道传输使能
! M5 u- }4 H$ o- \　　通道上DMA数据传输有事件请求
　　前两者都好理解，对于第三点确实需要详细的解释，请看下边的三条。
　　② 外设到XX方向的传输
& I& F- ~8 i4 o% ]　　假设是ADC到存储器的数据传输，显然ADC的DMA传输的源地址是ADC的数据寄存器。并不是说只要DMA通道传输使能后，就立即进行数据传输。只有当一次ADC转化完成，ADC的DMA通道的传输事件有效，DMA才会从ADC的数据寄存器读出数据，写入目的地址。当DMA在读取ADC的数据寄存器时，同时使ADC的DMA通道传输事件无效。显然，要等到下一次ADC转换完成后，才能启动再一次的数据传输。
3 u+ d7 Q9 {+ L, U  a　　③存储器对XX的DMA传输
　　因为数据是准备好的，不像ADC还需要等待数据到位。所以，不需要对应通道的事件。只要使能DMA数据传输就一直传输，直到达到设定的传输量。
　　example:
　　1.内存到内存
5 y! s/ _8 ]' p5 `. H0 S! M　　DMA传输请求一直有效
　　2.内存到串口
　　DMA传输请求一直有效
　　一种解释：
0 Q/ o3 c- Y& P: w1 k' F　　存储器对存储器的置位，就相当于相应通道的事件有效。 对应通道的事件有效和存储器对存储器的置位，就是传输的触发位。每次传输的事件置位一次，完成一次传输。如果是由外设引发的DMA传输，则传输完成后，相应传输事件会置为无效，而存储器对存储器的传输，则一次传输完成后，相应事件一直有效，直至完成设定的传输量。 　　　　　　　　　　　　　　
　　④外设以DMA方式工作时，能否再以软件方式进行操作?
( N) F  u7 I/ H　　有一点是肯定的，当外设以DMA方式正在数据传输时，不可能再相应CPU的软件控制命令，否则这不符合逻辑。
1 \# K2 }$ \. S/ l* k& z$ M9 O; T8 s　　但是，倘若外设仅仅配置成DMA工作方式，但是DMA请求并未产生，数据传输并没有进行。此时，软件控制命令仍然能够对外设进行控制。这是笔者在串口以DMA方式发送数据情形下，所得到的测试结论。
　　三、STM32的DMA软件编程
% \) k2 v- m! e- m/ P; f　　1、“内存到内存”模式传输
　　
9 `7 L& q( {+ z* a* |　　2、利用DMA实现循环传输
; ?0 e% U& g* Q3 E* ]6 i) ^　　方法1：单次传输模式
- B; E; U/ U) Q* u" }) |' }　　当传输结束时，触发DMA中断，在中断程序中首先失能DMA通道，然后修改该通道的传输数据量。最后重新使能DMA通道，注意只有失能的DMA通道才能成功修改传输数据量。
! B9 w+ `' M  c1 Q$ ~　　方法2：循环传输模式
　　当传输结束时，硬件自动会将传输数据量寄存器进行重装，进行下一轮的数据传输。
　　四、再谈STM32的DMA传输是否影响CPU的运行速度
. V+ D# H! D" Q: L! \; K3 }( T9 u　　声明：经过笔者测试，当DMA工作在内存到外设的传输和内存到内存的传输时，都不会影响CPU的运行速度。为了给这种现象一个合理的解释，笔者做以下猜测：
　　1、S3C2440的DMA传输
9 |/ Q8 X* T: Q( l　　S3C2440的SDRAM是外置的，并且SDRAM的数据线、地址线、控制线总共只有一组。假设DMA传输的方向是内存到外设，当DMA运作时，需要占用SDRAM的三类线才才能实现传输;而与此同时CPU也需要通过这三类线来访问SDRAM来读取程序、读写数据。
1 d& v! u& S/ i7 ^3 i4 h% L　　显然，DMA的运行与CPU的运行有交叉点，DMA就会影响到CPU的运行。
　　2、STM32的DMA传输
9 X& V6 t; i; v  N　　STM32与S3C2440的区别是很大的，S3C2440是微处理器，RAM外置且空间很大;STM32是微控制器，RAM片内集成且空间较小。此时，ST公司就有可能提升DMA的运作效率，使DMA的工作不影响到CPU的运行。
* T- G. [! D3 v0 K　　外设与外设之间的DMA传输，因为与CPU的运行没有交叉点(CPU的数据流注意是在Flash、内存、寄存器中传输)，所以不会影响CPU的运行速度。唯一有可能影响的是外设与内存或者内存与内存之间的DMA传输。
! w9 t; K8 e( |- ~/ V, W" g  P+ ^1 i　　倘若ST公司的SRAM是一个双口RAM，也就是同时可以由两组接口对RAM进行访问，就可以很好的解决速度影响问题。倘若CPU恒定占有一组接口，而另一组接口留给DMA控制器。那么当外设与内存或者内存与内存之间的DMA传输时，由于不与CPU的访问SRAM接口冲突，所以可以解决速度影响问题。
　　但其实偶尔还是会影响的，当CPU访问SRAM的空间和DMA访问SRAM的空间相同时，SRAM势必会对这种情况进行仲裁，这可能会影响到CPU的访问SRAM的速度。其实，这种情况的概率也是很小的，所以即使影响CPU的运行速度，也不会很大。
- }) `' o0 S; \: R" V8 z

$ Z: t2 k& x3 H5 o! f
9 y+ W. T/ g9 w5 Z

Heaven_1

很详细，谢谢分享

小样岁月

Heaven_1 发表于 2019-9-2 09:29
3 ~. B' N; F2 R* z" g1 P: A$ P很详细，谢谢分享

# {" p# h3 n" @+ t: i: v/ l: H& w没事没事  
/ g1 v  \4 A4 p