Altium Designer17铺的网格地和keep out报错是怎么回事？

申幼京 · 发表于 2019-8-23 15:45

您需要登录才可以下载或查看，没有帐号？注册

x

如标题所示，我在铺网格地时不断有网格地和keepout层的距离错误，当移除keepout 时错误消失，请各位大佬帮忙看看怎么回事。

鲫鱼3525 · 发表于 2019-8-23 17:28

设置个keepout和铜皮的规则

杨会坚 · 发表于 2019-8-23 22:42

更新一下铜就好了吧

fyz2324 · 发表于 2019-8-24 14:29

不建议使用网格铜皮

申幼京 · 发表于 2019-8-24 16:43

fyz2324 发表于 2019-8-24 14:29. i% ^2 }4 r3 V, v x% Z2 F
不建议使用网格铜皮

哈哈啊哈大佬说可减少寄生电容说得用

申幼京 · 发表于 2019-8-24 16:47

杨会坚发表于 2019-8-23 22:42
2 o+ `9 n& O) Y) e3 X1 R更新一下铜就好了吧

试过了重铺和更新都没啥用

杨会坚 · 发表于 2019-8-24 21:15

申幼京发表于 2019-8-24 16:47' U) n6 ~0 u5 p. K$ z& p% R1 @1 }
试过了重铺和更新都没啥用

这个需要看下具体规则了

帐号		自动登录	找回密码
密码			注册

推荐内容 /1