FPGA中DDR的使用（一）—— PAL--DDR2---PAL（下）

mytomorrow

三、输入视频处理模块
0 g' }0 k4 l& y- C4 a$ u2 e" n
3.1 主要流程
/ S! L8 |! `! @6 G; J
) }) i+ ~2 i& g8 {% l" Q# B. R主要功能包括：
　　1 PAL数据 => 16bit fifo => 64bit fifo
　　2 控制DDR操作 将64bit fifo中的数据 写入DDR
% r7 m! m3 v" O8 Z, i0 T: E6 U
9 O. g- M' _) Z" U+ o7 D

游客，如果您要查看本帖隐藏内容请回复

kinidrily

学习学习

wu68aq

谢谢楼主分享。

whb565938

看看

yaoxiao0302

学习，感谢.............
1 b4 o2 p1 h$ |