找回密码
 注册
关于网站域名变更的通知
查看: 337|回复: 2
打印 上一主题 下一主题

基于FPGA实现数字滤波的软硬件设计

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-30 13:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
基于FPGA实现数字滤波的软硬件设计
$ q- t8 ~9 }& E! t$ }% a, Y
4 v  X( a. R! I& o4 R8 q6 i7 y: c
本文以数字滤波器的基本理论为依据,通过对现场可编程门阵列(FPGA)内部结构的研究,结合软件工程学中结构化设计思想和硬件描述语言的特点,以9阶FIR低通数字滤波器为例,采用ALTEra公司的EP1K30TC144-3器件完成了FIR数字滤波器的软硬件设计。我们在设计中采用了层次化、模块化的设计思想,将整个滤波器划分为多个功能模块,利用VHDL语言进行了各个功能模块的设计。
& U+ u  F, _' Z* Z) g/ Z+ F
* k9 L+ v# t6 t- \- b; p
游客,如果您要查看本帖隐藏内容请回复

该用户从未签到

2#
发表于 2019-7-30 16:30 | 只看该作者
学习一下,谢谢分享

该用户从未签到

3#
发表于 2021-12-17 18:09 | 只看该作者
基于FPGA实现数字滤波的软硬件设计
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-8 07:12 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表