找回密码
 注册
关于网站域名变更的通知
查看: 3225|回复: 13
打印 上一主题 下一主题

本来可以直连,为什么两个脚之间要加个22R的电阻?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-5-22 21:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我发现有些DDR或一些数字口,本来可以直接用布线的,为什么偏要加一个电阻呢,+ A, f/ b3 p" Q) p1 ~% s/ W7 A
那么这个电阻的取值是怎么计算出来的呢?还望高手指教!

该用户从未签到

2#
发表于 2009-5-24 16:04 | 只看该作者
这个是信号匹配的理论,你找找信号端接的文章吧!

该用户从未签到

3#
发表于 2009-7-17 22:26 | 只看该作者
阻抗匹配
9 K+ S8 E2 D# S$ X. q

该用户从未签到

4#
发表于 2009-7-18 09:13 | 只看该作者
这是一种端接匹配特征阻抗的问题1 ?& _1 [  l) W0 x2 l! @
种类有很多 最常见的是串个小电阻
* X. T( v' L7 J4 I/ F% d7 w* j! Z: \这里主要考虑他是 源端或是终端的匹配问题了,关系到特征阻抗的匹配影响系统SI,这里没必要仔细解释其中的意义,一般来说只要注意看datsheet弄清这个匹配电阻是和哪个芯片相关,在布线过程中将其和芯片距离尽量靠近使走线最短就好。

该用户从未签到

5#
发表于 2009-8-26 22:32 | 只看该作者
匹配电阻,防止信号源端二次反射,引起信号振铃。

该用户从未签到

6#
发表于 2009-8-27 22:03 | 只看该作者
前面的都說對了,阻抗匹配,防止信号源端二次反射,但是電阻值理想值應該是多少呢?9 X  M; B$ V. }7 D3 q
& U! D5 C7 Y: t
Rs = 傳輸線的特性阻抗 (Z0) - 信號輸出級的輸出阻抗 ( Ro)。
2 K+ T9 f8 F: C) }" q) d一般若我們佈線的特性阻抗 Z0 設計在 50 歐姆,而通常 DDR 輸出級的Ro 約略在 15 歐姆左右,實際值要經測量才可以得知。! Z  B* N2 Z: S: t3 V
所以 Rs = 50 - 15 = 35  [歐姆] 。(理想值)

该用户从未签到

7#
发表于 2010-12-17 19:10 | 只看该作者
多看看DATASHEET吧,应该有这方面的要求

该用户从未签到

8#
发表于 2015-7-24 10:45 | 只看该作者
这和传输路径的阻抗有关系

该用户从未签到

9#
发表于 2015-9-6 10:02 | 只看该作者
学习,6楼正解。

该用户从未签到

11#
发表于 2015-9-19 16:10 | 只看该作者
为了实现阻抗匹配!

该用户从未签到

13#
发表于 2018-2-8 17:31 | 只看该作者
信号完整性要求

该用户从未签到

14#
发表于 2018-4-15 19:35 | 只看该作者
过认证用的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-14 08:47 , Processed in 0.062500 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表