FPGA ------- 组合逻辑中的竞争与险象问题（四）之静态险象

uperrua

上篇博文：组合逻辑中的竞争与险象问题（三）讲解了险象的定义，即竞争引起的非预期输出，同时给出了分析，对什么样的竞争会引起险象。

# v0 I4 e+ ]  _1 |8 ~
8 t. r0 B4 {' H2 H1 z; d' l这篇博文继续讲解险象问题，重要突出险象的分类。
! s+ F& f- J* `  K

. Z) x$ B/ L  P, v6 N+ i上篇博文最后提出了化简后具有多个半开关的电路，可能会导致险象的阻塞，缩小，传递或方法作用。这篇博文接着这个问题讨论：
2 {6 ~2 j3 z2 ~2 K
5 p$ Z" S3 B, G! ]6 X9 h
0 k- {6 |$ H# I: J) ^6 T7 O（1）一般说来，如果若干个与半开关被一个或半开关级联，或者若干个或半开关被一个与半开关级联，主要会对险象起放大作用；

7 B' G& v  l" v6 w0 X- h, z$ t
（2）如果若干个与半开关被一个与半开关级联，或者若干个或半开关被一个或半开关级联，主要会对险象起到截止、缩小作用；

: D5 S& L4 `: D# c3 `5 y
（3）如果若干个与半开关、或半开关被无论是一个与半开关还是或半开关级联，主要会对险象起到传递、缩小的作用。
+ b" e# Z: I$ }; W9 I9 f5 z' j/ n$ M
8 m# J2 S* G  r" L% B/ i( E7 U
下面研究险象的一些具体表现形式，概括起来，险象可以分为静态险象和动态险象，下面分别介绍：
  X' ?) `% z1 b) y# s
% p/ s3 n* y# W7 M. |: G" @
- ]" Q$ [+ f/ }' v7 k; P9 x5 V静态险象
, }- h' I9 p; ~, Z( x
, E( j- ^+ T/ F- s4 e3 V) O7 @



0 w- t! H: U1 A( Q0 d& V7 l% h; W

游客，如果您要查看本帖隐藏内容请回复

9 i# R/ v# v* Z% o* ?. u



1 _! i) a" B( a: @$ n

gaoxings

接着看看