|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
目录* ?% R3 j- h- V3 ^' C
7 ~ e* A3 B, r
9 ^ v# t6 \' i( _门控时钟定义？7 I" S. S# C2 o$ Z) x) d
( J* m* n0 X" \- h% r
% ~1 j/ i$ J& K$ g: i
到底要不要使用门控时钟？+ v% J3 ?3 c6 c) i+ t: v( q, j. t
$ ^, V9 k Z9 B" [7 x( Q
% y" H% W( i0 c# K* S5 f门控时钟降低功耗的原理？0 A* e H3 m8 e( s+ i/ f2 s
+ Q( p4 |9 j, W1 \( Z
" Z' x5 a+ k. y8 C门控时钟设计原理？
$ Z) z! \% ~" o' J% E
0 s) f, V0 p# \ m4 L6 p8 M, T* I' X% M: z) d
参考文献：# I3 n1 }) J, W+ R- V' ~7 v
7 C0 \$ a# o, Q8 P% R
2 M B+ b: i6 D6 I7 Z
) Z& Y" p s9 h2 m
2 h N8 b; u* ?6 ]& d. N9 n3 l A+ @/ H0 [* M# W% s
. l9 x# Z4 p. b6 V7 o/ ]/ Y7 Z9 e0 [" b1 N9 h4 {4 [( @
7 I( C" t% G7 V/ p! j6 g) L! P, d @+ z4 p1 Z' @2 F; C& C0 E
门控时钟设计原理？
, e. a$ o: e* I3 v( B+ o) r0 h) h% P L6 H, v v$ A
# s1 E! Y9 R$ F. r8 y. W/ s. [如下图1，是一个适合用门控时钟设计的电路，该电路在使能信号有效时，在时钟有效沿到来时，输出等于输入；当使能信号无效时，输出不变，这时随着时钟信号的翻转，电路中存在这冗余的开关动作，消耗额外的功率。0 l; l7 ~7 t3 Q8 _5 n( R* H+ h+ Z
( R( t( G) D) c# K
! E4 ^7 d. [! j* @( f' S' o9 l) e
+ w, K6 n& l$ Y: c( V7 w% E M6 n- x
]+ U0 k/ Y! \5 m
8 K* b- s+ W1 E" W% u# _, A
$ K2 g7 T. {) U7 E7 z5 c7 e
; T- N% ^9 J+ U. w: q
. R3 m- Q+ v$ T+ v4 \( r! m
参考文献？
6 [* @8 y. D5 C V2 t4 j6 L6 ?
$ r# R. C1 W9 x& J# e: z+ ZFPGA深度解析5 M6 a+ z+ E9 e6 b7 v% M1 }1 O
: K5 p; u& P! W+ Z& D% S' k! v* D" A; T. P" F( p* ~
FPGA之道
1 u# l' N) Y6 G2 F- K, q9 _4 s! Q; d# ]- T- s C1 o. Y
, M [2 G" A+ }* n( p& _3 F9 }0 P) ?高性能FPGA系统——时序设计与分析5 E' s8 X9 O1 `
8 W V5 T. N/ U4 Q
, h, A2 c( e: n( ^5 R e4 [& ]. b
门控时钟的低功耗设计技术0 @' b" z$ Y( X9 e6 h
+ }& z# k( ?" |
! t! {1 v0 K1 `! T% }. q' q7 X3 ~- S% w
数字设计中的时钟与约束
# F* G/ i- V; N
* K k1 G( T8 y T7 p! R8 _0 `2 k0 t/ j- q' p5 f+ L- U
时钟简介/ ^* c/ X I* I4 O
5 J( ~4 d& O; |0 H, P
! w$ L0 A2 z E5 I* `# i1 {% |8 B9 [7 D. r! t( R) q
' J+ Y% {& @ R* _5 P8 a* ^9 x
1 {, ^* [2 U+ z* I; U4 D
1 ~' q7 B# q5 r) G# x. Z# A, ^0 f/ p4 ?5 } |
|
/1 
发表于 2019-6-10 10:31
收藏
淘帖
支持！
反对！