EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
并行FIR滤波器设计 ------- FIR数字滤波器的FPGA实现(三)(2)文章目录 0 并行FIR滤波器基本原理 1 基于直接型结构的全并行 FIR 滤波器 2 基于转置型结构的全并行 FIR 滤波器 3 基于脉动结构的全并行 FIR 滤波器 4 系数对称的全并行 FIR 滤波器的设计 7 F/ ?2 I& T/ D. O
2 基于转置型结构的全并行 FIR 滤波器 对图 4.7 所示的转置型结构使用流水线技术进行处理得到如图 4.25 所示的 4 抽头全并行FIR 滤波器硬件结构。 这种结构是将不同滤波运算的相关乘法同时执行, 如图 4.26 所示。 图中同一条虚线上的乘法同时执行。
: W7 d) x" E: |( Y# L; ?! H
3 y* Q7 I5 ^/ Q) O0 [# a; `9 ]* O; V5 B2 f1 i
" j/ c3 M1 c: Z
% v2 {7 `; R& v; p! [
' Z) ?0 P* E* o+ M
- E' U* o" i: V2 u
0 Y% G& o7 E r: w$ \7 R6 s 3 H& O/ x+ q* P/ `3 w4 s
|