EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
Quartus 调用PLL IP核仿真（下） 目录 Quartus 调用PLL IP核仿真 生成PLL IP核 编写Test Bench文件
8 k! \7 p; l: m) Q7 H' P
- H* t- u7 R0 X4 _' _2 {& k2 C7 g, n( Q
. Y) J* b' F# i
, A$ m! T$ N8 W
7 H0 [3 {0 Q1 X) j9 }1 L4 |; ]
" B! T+ U, b6 O4 |/ T( b: B) d+ s
5 Q! Y. f# C8 X, H, C: Z
- N% @; V1 d A& J' @+ `: ]4 T. C( S, i# w
编写Test Bench文件 1 X/ f- S1 b8 r# _$ n
接下来我们开始编写一个简单测试文件。 首先新建一个Verilog HDL Files，取名为my_pll_tb.v。
; J; q* P! v0 D8 W! E8 Y9 |) f//--------------------------------------- // File: my_pll_tb.v // Author: ZHUO Zengsi // Date: 2016-10-20 // Function: This test bench file is to test the simulation of // PLL IP Core. 1 W" ]/ |/ w3 B1 R, a9 a
`timescale 1ns/1ps
4 ^* _6 @% u) U4 o2 N9 o module my_pll_tb(); ; R) U) h& n2 g; {6 a) J
9 l% G% S d8 a8 r" V
2 v1 U' P7 ^% D+ V6 ^0 Z5 c. l8 e q- [
| 
/1 
发表于 2019-6-5 14:22
收藏
淘帖
支持！
反对！