|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 kevin890505 于 2019-5-29 19:07 编辑
: m$ Z7 T* X7 e7 X$ v7 H
% A9 }" p( m7 Y- Z c6 J 最近自己学习下SIGRITY仿真，瞎摸索真痛苦，虽然已经是流程化的操作，但很多问题要分析定位恼火。) e+ `+ r3 g. q" P9 f
然后最近我尝试提取我们自己一个PCI-E3.0板卡的PCIE查分信号S参数，发现不管怎么设置，损耗和反射超过1G后都是逆天的不理想，仔细想了下提取的原理，画个PCB对比下，猜想是提取时候端接点位于走线的末端，而金手指则悬空相当于两个stub导致的，模拟猜想的仿真图，和结果如下:
, Q, Q5 H# G1 C- P; V: j9 L+ f. n" u3 W
然后我查了好久都没找到办法，这种应该怎么处理，才能提取到我想要的结果，不管是忽略PAD的影响，还是说把测试点放在PAD的末端，貌似3DFEM有但我电脑运行就会崩溃，不知道怎么回事，所以问下在普通的S参数提取mode下，能否有解决办法，还是我的猜想不对。4 m4 j9 M% v5 R5 n
多谢。 C( ?# g& y; m# f' Q
|
|
/1 
发表于 2019-5-29 19:05
收藏
淘帖
支持！
反对！
发表于 2019-5-30 13:35
