FPGA-------Vivado HLS 开发流程简介（高级综合）

pulbieup · 发表于 2019-5-22 18:48

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

FPGA-------Vivado HLS 开发流程简介（高级综合）

在传统的FPGA设计流程中，一般是自顶向下的模块化设计，这些模块包括用户自己编写的RTL或者是供应商提供的IP核。而在Xilinx新推出的高生产力设计流程中是以IP为核心的，把所有的模块都看做是IP，封装为IP，最主要的是IP的设计是基于C语言的，最后通过HLS将C语言代码转化为RTL，这能极大的加快设计进程。从这段时间的学习来看，HLS综合出来的电路比我自己写的RTL更省资源，在时序方面可能会差一些，因为我自己是习惯性的全流水，但它也满足了时序的要求。HLS还提供了非常多的经过深度优化的库，所以我个人觉得HLS综合的电路已经比很多刚接触FPGA不久的工程师要好了，传统的RTL设计可能不会消失，但很可能会越来越少了。

游客，如果您要查看本帖隐藏内容请回复

5、好的HLS设计 = Good Coding Styles + Good Directives

瞪郜望源_21 · 发表于 2023-4-19 11:38

这个不错，很好的技能和专业，味美料足，探究下

xufei19852012 · 发表于 2020-3-13 18:06

谢谢楼主分享的资料内容

astrodyne · 发表于 2020-3-15 12:25

mmmmmmmmmmmmmmmmmmmmm

kinidrily · 发表于 2019-5-23 16:51

雷锋活了

shenhuxi · 发表于 2019-12-6 10:07

学习一下

rephy · 发表于 2019-12-18 00:24

接触FPGA不

lichenyun1004 · 发表于 2020-3-9 21:32

不错啊啊啊来看看

cxyjoe · 发表于 2020-3-11 16:15

感谢

科岛电子小哥 · 发表于 2020-3-12 20:43

看看学习

xufei19852012 · 发表于 2020-3-13 18:05

楼主好厉害

xufei19852012 · 发表于 2020-3-13 18:05

楼主好厉害

anguchou · 发表于 2020-3-27 19:04

:):)

klaus · 发表于 2020-4-13 15:02

感谢分享啊啊啊

文志 · 发表于 2020-6-23 15:37

来学习一下

zhangzzz · 发表于 2023-4-18 22:05

mmmmmmmmmmmmmm

帐号		自动登录	找回密码
密码			注册

FPGA-------Vivado HLS 开发流程简介（高级综合）

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1