|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
国外工业级设计的12层板5片DDR2的PCB文件分享
3 R/ M5 l, V+ {8 r5 l2 n手头上有个比较复杂的工业级PCB,是72位(64bit+8bitECC)的DDR2layout设计,决定公开给大家,该板整体通过了严格的JEDEC测试(时序,眼图等等),是一款成熟和稳定的方案,可供大家设计参考。6 L, p$ Z5 W3 E& r# l, u8 ]7 D) x% S7 O2 o
为了保护知识产权,我省略了无关DDR2的部分,请见谅!
4 }" m+ a- h/ x* B _+ r$ r该板大概3,4年前做的,我是其中的一个设计者,见证了标准化设计的过程:! ^* ^" P- A" C. T7 a8 O3 a% e$ ~/ f) x7 ^
1. 原理图设计的时候,用hyperlynx linesim仿真DDR2内存的不同拓扑结构的信号完整性,以确定layout的拓扑结构和阻尼电阻,终结电阻电容的value;) g' S% y8 ^4 J- L( D1 ]! a1 p6 n( s+ _4 i
2. 仿真确定vtt island的位置;! M3 R& P. U+ A1 E7 I8 M1 V
: k P9 `+ C, E0 }8 u0 y/ C4 _3. layout的顺序是从RAM往CPU方向走,先走地址控制线,然后走数据线,最后走时钟;- h" N6 i8 R' t- \ h8 s7 p6 E: Y$ g" ^% Y9 A6 K# C' h
4. DDR走完后要尽快boardsim仿真,顺序是:信号完整性仿真,DDRx batch时序仿真,PI电源完整性仿真。7 x [. n! r' e0 ?3 L0 L: w
5. 如果boardsim仿真结果不理想,可以抽取某个信号转为Linesim仿真,以达到最理想的值。
% [. d- v! C, Z通过这样的设计流程,该板的DDR2部分一次性layout就通过了JEDEC的所有测试,作为公司样板性设计的典范。
& H. H( t9 m4 U3 e/ N' L: n# X6 X1 t8 v# g; @& d9 i
: G9 o" M y: R4 E4 s1 P
|
|