利用vhdl实现分频

chenqinte

我想用vhdl实现时钟的分频,但我只会50%占空比的偶数分频,因为还是菜鸟,不太了解怎么进行奇数和小数分频,请大虾指教.最好有程序例子进行说明,谢谢

chenqinte

9 c' M# B- t- k) F' n" B, M
5 Z6 m; g+ L7 ]* v: R. K没人顶哦,这是我写的一个小程序不过仿真的结果可以实现3分频,但在板子上跑时,分频乱七八糟的,不知道为什么
" J2 k8 u- F- n! vlibrary ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
$ L: z7 i; }4 r2 X. |use ieee.std_logic_unsigned.all;
, E0 f- d3 H% Sentity febpin is
port(
  clk:in std_logic;
6 w+ K0 _2 v  ]8 D  div3:inout std_logic
  );
end;
6 T; E* N4 j0 i, e* S) ~architecture behavioral of febpin is
signal cnt:integer range 0 to 2;
7 n: R( u4 e- z. V3 k1 @3 asignal q:std_logic:='0';
begin
3 y) `0 r" G) S4 z! J: ` process(clk)
" K* ^  P: ^1 B6 w% y% d8 u# r9 M begin
if (clk'event) then
9 e5 @' ]2 ~' Q# l2 P! i- X  if cnt=2 then
  q<=not q;
: i3 \/ \3 {/ @5 N  cnt<=0;
  else
4 B6 p% S) e. H: Z7 N' W* G$ I  cnt<=cnt+1;
/ y* ^' a0 y  o  end if;
  l: w6 L# {; w* n- Q6 @ end if;
. Y( d' }7 S' ?, Y: l end process;
$ ^& S) Y- `8 Z0 { div3<=q;
end behavioral;