找回密码
 注册
关于网站域名变更的通知
查看: 2829|回复: 26
打印 上一主题 下一主题

PCIE下的地层好要挖掉不,挖掉是实现什么呀!谢谢

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-4 11:08 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
PCIE下的地层好要挖掉不,挖掉是实现什么呀!谢谢  如图/ T3 P% d$ O) [' r; g5 p

12.png (76.53 KB, 下载次数: 8)

12.png
  • TA的每日心情
    无聊
    2023-11-1 15:41
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
    发表于 2019-4-4 17:15 | 只看该作者
    $ ?, x- G+ V1 b# ^
    之前本论坛有位大神说的,不知道是否完全正确,个人认为有点道理,因为是全挖的,所以不是为了提高阻抗。) b8 n& j! i; o3 h9 G
    " D. y" H7 O3 g9 B# Y/ `
    1.金手指下面全部掏空的原因
    6 i* ?" }1 o0 p* M  y8 a. x  金手指的部分因为要拔插,在制作工艺上是需要额外电镀的,这个工艺会增加板厚,但在工艺制程上为了控制整板厚度一致,所用将金手指下面的平面层挖空。9 P; }( f( o; }- a8 F+ L
    , E# J$ O! A: B  a1 _1 H
    2.掏空带来的问题5 i( Y  B, B$ W4 v5 Y0 \
    线的阻抗没办法控制了。差分互相参考,并且差分间都有GND,可以用pwm模式控制阻抗,,单端信号如果是低速的还马马虎虎,如果有单端时钟,一般也是在其左右都是GND,通过pwm模式来控制阻抗。

    该用户从未签到

    推荐
    发表于 2019-4-5 08:26 | 只看该作者
    pci-e明确说明,金手指下方所有层挖空,因为板子厚度固定的,金手指的表低层错开,信号刚好重叠GND,这个宽度阻抗刚好满足要求,所以加了平面阻抗肯定会变低,反而挖空阻抗才会刚好在±10范围内,当然了这个也和板厂有关。

    该用户从未签到

    推荐
    发表于 2019-4-5 21:21 | 只看该作者
    個人覺得和板厚應該無關, 因為電鍍所增加的厚度都是算um ,  但銅箔厚度卻是以mil 為單位, 這個差距太大.# u+ ]/ x& u- y9 W
    因此就算單面各電鍍10um的鍍金厚度 , 金手指充其量也不過增加20um的厚度.

    该用户从未签到

    3#
    发表于 2019-4-4 11:19 | 只看该作者
    焊盘处挖掉,实现提高此处阻抗

    “来自电巢APP”

    点评

    高阻抗会不会造成阻抗不连续呀  详情 回复 发表于 2019-4-4 11:55

    该用户从未签到

    4#
     楼主| 发表于 2019-4-4 11:55 | 只看该作者
    allegro小助手 发表于 2019-4-4 11:19
    ( E. l- l" k5 c0 u, o% {6 x% y; Z焊盘处挖掉,实现提高此处阻抗
    , s1 V: R, D  g! o( A  ]7 M& p
    高阻抗会不会造成阻抗不连续呀- K' g8 ?" z, u" H( O; Y
    + n. O% @7 ?# H

    点评

    你如果不挖 阻抗基本会到70多,挖了会到90左右  详情 回复 发表于 2019-12-5 10:52
    有这种可能,所以最好是能仿真一下  详情 回复 发表于 2019-12-5 08:48
    焊盘比走线宽度大,阻抗就小;挖掉相邻层,提高阻抗,与走线保持相近;而不是你说的高阻抗会造成阻抗不连续!  详情 回复 发表于 2019-4-4 14:44
  • TA的每日心情
    开心
    2024-1-12 15:37
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2019-4-4 14:44 | 只看该作者
    lxcxab 发表于 2019-4-4 11:55, R/ K0 [( ?  X3 }. u8 S8 S
    高阻抗会不会造成阻抗不连续呀
    # ?8 f% L5 M) O' d2 f4 {
    焊盘比走线宽度大,阻抗就小;挖掉相邻层,提高阻抗,与走线保持相近;而不是你说的高阻抗会造成阻抗不连续!
    ' U$ A( D7 p! a' J' t, t$ A( N

    该用户从未签到

    6#
    发表于 2019-4-4 15:31 | 只看该作者
    器件焊盘和过孔都是阻抗不连续的地方。挖空后焊盘和参考层之间的介质厚度变大了,阻抗变大。
  • TA的每日心情
    开心
    2022-11-25 15:31
  • 签到天数: 2 天

    [LV.1]初来乍到

    7#
    发表于 2019-4-4 16:51 | 只看该作者

    9 F/ k- L3 h* z! Y* m看你截图,金手指部分出线有点问题哦。正常情况下线离开PIN 1MM,至少0.5MM后再打折。PIN的地方经常拔插,线麽久了容易短路1 Z: K, n' L* L4 E

    点评

    嗯,多谢多谢!!  详情 回复 发表于 2019-4-8 10:43

    该用户从未签到

    9#
    发表于 2019-4-4 21:28 来自手机 | 只看该作者
    多谢各位分享!

    该用户从未签到

    12#
    发表于 2019-4-8 08:38 来自手机 | 只看该作者
    多谢各位的分享
  • TA的每日心情

    2021-5-26 15:39
  • 签到天数: 1 天

    [LV.1]初来乍到

    13#
    发表于 2019-4-8 08:51 | 只看该作者
    金手指是要全部净空的
  • TA的每日心情
    开心
    2021-8-19 15:42
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    14#
    发表于 2019-4-8 08:59 | 只看该作者
    工艺问题和阻抗没关系。没连接的焊盘的可以去掉
    / w: f! N- J' l8 k9 e% T5 S& o+ R另外你的PCIE板子没有转折角,是个问题。

    该用户从未签到

    15#
     楼主| 发表于 2019-4-8 10:43 | 只看该作者
    林果果 发表于 2019-4-4 16:51
    + A5 S# W/ S7 w1 s& T, m! l( y1 G, ]看你截图,金手指部分出线有点问题哦。正常情况下线离开PIN 1MM,至少0.5MM后再打折。PIN的地方经常拔插 ...
    5 g, H5 X4 e6 Q* }  v5 K% Q. k+ _
    嗯,多谢多谢!!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-24 09:59 , Processed in 0.140625 second(s), 34 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表